一种用于M-LVDS端口的静电放电保护结构

摘要文本

本发明涉及一种用于M‑LVDS端口的静电放电保护结构，涉及ESD保护电路设计技术领域，所述静电放电保护结构包括Deep‑Nwell区形成的结隔离区域，所述Deep‑Nwell区中的Pwell区形成GGNMOS的衬底，所述Pwell区中的N+区形成GGNMOS的源极和漏极，跨接Pwell区和所述Deep‑Nwell区的P+区形成GGNMOS的衬底电压同时形成P+到Deep‑Nwell二极管的阳极。该静电放电保护结构可以在超越电源轨、地轨端口电压下不发生漏电，可显著提高M‑LVDS类器件的可靠性，具有广泛的实际应用价值。