← 返回列表
一种适用于芯片布线的连通图生成方法
摘要文本
本发明涉及芯片设计领域，尤其涉及一种适用于芯片布线的连通图生成方法。对于给定的引脚位置坐标及源引脚，本发明使用策略网络对输入的所有引脚位置坐标进行编码处理，并在解码过程中迭代预测新的枢纽引脚，将源引脚、枢纽引脚及所有引脚的位置坐标信息作为MSPD算法的输入数据生成斯坦纳树形成连通图。与此同时，本发明还使用价值网络对策略网络选择的枢纽引脚的质量进行评估。本发明利用强化学习和MSPD算法，显著提高了优化平衡芯片布线中总线长度与倾斜值的效率，减少了计算资源的消耗和优化过程的时间。
申请人信息
- 申请人:中国科学技术大学
- 申请人地址:230026 安徽省合肥市金寨路96号
- 发明人: 中国科学技术大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种适用于芯片布线的连通图生成方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410240283.0 |
| 申请日 | 2024/3/4 |
| 公告号 | CN117829085A |
| 公开日 | 2024/4/5 |
| IPC主分类号 | G06F30/392 |
| 权利人 | 中国科学技术大学 |
| 发明人 | 丁虎; 孙国伟; 杨丽莹 |
| 地址 | 安徽省合肥市包河区金寨路96号 |
专利主权项内容
1.一种适用于芯片布线的连通图生成方法，其特征在于，包括以下步骤：步骤一，定义样本中个引脚的位置坐标集合为/>，/>，其中，/>代表第/>个引脚的位置坐标，/>为预先定义的源引脚的位置坐标；步骤二，使用策略网络的编码器对位置坐标集合提取特征，得到最终编码集合/>，，其中，/>为源引脚的最终编码，/>为第/>个引脚的最终编码；步骤三，利用策略网络的解码器通过迭代的方式预测得到个枢纽引脚后，基于源引脚的最终编码/>、枢纽引脚的最终编码及最终编码集合/>生成斯坦纳树并形成连通图；步骤四，使用价值网络的编码器对位置坐标集合提取特征，得到价值网络最终编码集合/>，对价值网络最终编码集合/>聚合编码得到价值网络预测的连通图评价值/>；步骤五，定义策略网络的布线优化目标函数、策略网络的目标函数/>及价值网络的损失函数/>，其中，/>为策略网络的可学习参数，/>为价值网络的可学习参数；步骤六，基于策略网络的目标函数对策略网络进行训练，基于价值网络的损失函数/>对价值网络进行训练，直到达到预设的模型收敛条件；所述模型收敛条件指基于连通图计算得到的布线优化目标函数/>的值小于预定义的阈值。