← 返回列表

半导体结构及其制备方法

申请号: CN202410065702.1
申请人: 合肥晶合集成电路股份有限公司
申请日期: 2024/1/17

摘要文本

本申请涉及一种半导体结构及其制备方法。该方法包括:于衬底表面形成间隔分布的多个伪栅结构;伪栅结构包括:待置换栅电极、补偿层和隔离层,待置换栅电极和补偿层沿远离衬底的方向层叠,隔离层覆盖待置换栅电极侧壁及补偿层的侧壁和顶面;形成层间介质层,层间介质层覆盖隔离层并填充相邻伪栅结构之间间隔;研磨层间介质层及隔离层直至暴露出补偿层的顶面;研磨补偿层,暴露出待置换栅电极的顶面,并使得相邻伪栅结构之间间隔内层间介质层研磨后的表面与待置换栅电极的顶面平齐;将待置换栅电极替换为金属电极,以形成栅极结构。本申请利于提升器件性能及可靠性。

专利详细信息

项目 内容
专利名称 半导体结构及其制备方法
专利类型 发明申请
申请号 CN202410065702.1
申请日 2024/1/17
公告号 CN117577537A
公开日 2024/2/20
IPC主分类号 H01L21/336
权利人 合肥晶合集成电路股份有限公司
发明人 何青; 蔡宗佐; 杨杰; 李阳阳
地址 安徽省合肥市新站区合肥综合保税区内西淝河路88号

专利主权项内容

1.一种半导体结构的制备方法,其特征在于,包括:提供衬底;于所述衬底表面形成间隔分布的多个伪栅结构;所述伪栅结构包括:待置换栅电极、补偿层和隔离层;所述待置换栅电极和所述补偿层沿远离所述衬底的方向层叠;所述隔离层覆盖所述待置换栅电极侧壁及所述补偿层的侧壁和顶面;形成层间介质层,所述层间介质层覆盖所述隔离层并填充相邻所述伪栅结构之间间隔;研磨所述层间介质层及所述隔离层直至暴露出所述补偿层的顶面;研磨所述补偿层,暴露出所述待置换栅电极的顶面,并使得相邻所述伪栅结构之间间隔内所述层间介质层研磨后的表面与所述待置换栅电极的顶面平齐;将所述待置换栅电极替换为金属电极,以形成栅极结构。 来源:马 克 团 队