← 返回列表
半导体器件以及半导体器件的制作方法
摘要文本
本申请提供了一种半导体器件以及半导体器件的制作方法。该半导体器件包括基底、晶体管结构以及静电释放结构，其中，基底包括层叠的衬底以及外延层，外延层包括第一区域以及位于第一区域周围的第二区域，且第一区域包括多个间隔设置的第一沟槽，第二区域包括多个间隔设置的第二沟槽；晶体管结构包括多个间隔设置的第一沟槽栅，第一沟槽栅一一对应的位于第一沟槽中；静电释放结构包括多个间隔设置的第二沟槽栅，第二沟槽栅位于对应的第二沟槽中，且第二沟槽栅接地。由于第二沟槽栅接地，使得在发生雪崩击穿时，产生的大量电荷可以通过第二沟槽栅进行释放，保证了静电产生的大量电荷可以得到释放，保证了半导体器件的性能较好。。来自马克数据网
申请人信息
- 申请人:合肥晶合集成电路股份有限公司
- 申请人地址:230012 安徽省合肥市新站区合肥综合保税区内西淝河路88号
- 发明人: 合肥晶合集成电路股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体器件以及半导体器件的制作方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410183803.9 |
| 申请日 | 2024/2/19 |
| 公告号 | CN117747612A |
| 公开日 | 2024/3/22 |
| IPC主分类号 | H01L27/02 |
| 权利人 | 合肥晶合集成电路股份有限公司 |
| 发明人 | 陈晓妍; 朱敏; 陈立业 |
| 地址 | 安徽省合肥市新站区合肥综合保税区内西淝河路88号 |
专利主权项内容
1.一种半导体器件，其特征在于，所述半导体器件包括：基底，包括层叠的衬底以及外延层，所述外延层包括第一区域以及位于所述第一区域周围的第二区域，所述第一区域包括多个间隔设置的第一沟槽，所述第二区域包括多个间隔设置的第二沟槽；晶体管结构，包括多个间隔设置的第一沟槽栅，所述第一沟槽栅一一对应的位于所述第一沟槽中；静电释放结构，包括多个间隔设置的第二沟槽栅，所述第二沟槽栅位于对应的所述第二沟槽中，且所述第二沟槽栅接地。