← 返回列表
半导体结构及其制备方法
摘要文本
本申请涉及一种半导体结构及其制备方法。该半导体结构的制备方法包括：提供衬底，包括依次相邻的第一区域、第二区域及第三区域；于衬底表面同步形成第一台阶及第二台阶；于衬底表面同步形成第一沟槽、第二沟槽及第三沟槽，其中第一沟槽距离衬底表面的深度大于第二沟槽距离衬底表面的深度，且第二沟槽距离衬底表面的深度大于第三沟槽距离衬底表面的深度；形成第一隔离结构、第二隔离结构及第三隔离结构，第一隔离结构至少填充第一沟槽，第二隔离结构至少填充第二沟槽，第三隔离结构至少填充第三沟槽。该半导体结构的制备方法可以满足不同区域的隔离需求，同时减少工艺流程，节约成本。
申请人信息
- 申请人:合肥晶合集成电路股份有限公司
- 申请人地址:230012 安徽省合肥市新站区合肥综合保税区内西淝河路88号
- 发明人: 合肥晶合集成电路股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体结构及其制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410058583.7 |
| 申请日 | 2024/1/16 |
| 公告号 | CN117577586A |
| 公开日 | 2024/2/20 |
| IPC主分类号 | H01L21/8238 |
| 权利人 | 合肥晶合集成电路股份有限公司 |
| 发明人 | 王文智; 张国伟; 周文鑫 |
| 地址 | 安徽省合肥市新站区合肥综合保税区内西淝河路88号 |
专利主权项内容
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底；所述衬底包括依次相邻的第一区域、第二区域及第三区域；于所述衬底表面同步形成第一台阶及第二台阶；其中，所述第一台阶使所述第一区域的表面低于所述第二区域的表面，所述第二台阶使所述第二区域的表面低于所述第三区域的表面；于所述衬底表面同步形成第一沟槽、第二沟槽及第三沟槽；其中，所述第一沟槽位于所述第一区域，所述第二沟槽位于所述第二区域和/或所述第二区域与所述第一区域的交界处，所述第三沟槽位于所述第三区域和/或所述第三区域与所述第二区域的交界处；所述第一沟槽距离所述衬底表面的深度大于所述第二沟槽距离所述衬底表面的深度，且所述第二沟槽距离所述衬底表面的深度大于所述第三沟槽距离所述衬底表面的深度；形成第一隔离结构、第二隔离结构及第三隔离结构；其中，所述第一隔离结构至少填充所述第一沟槽，所述第二隔离结构至少填充所述第二沟槽，所述第三隔离结构至少填充所述第三沟槽。 来自马-克-数-据-官网