← 返回列表
半导体器件及其栅极制造方法、电子设备
摘要文本
本发明涉及半导体器件技术领域，为解决目前半导体器件栅极尺寸难以进一步缩小及栅极金属易坍塌的技术问题，提出一种半导体器件及其栅极制造方法、电子设备，所述方法包括：在外延片上制作出栅极凹槽并沉积钝化层后，在钝化层之上沉积第一保护层；刻蚀栅极凹槽内、外水平的第一保护层，并保留栅极凹槽两侧壁处竖直的第一保护层，其中，所保留的栅极凹槽第一侧壁处竖直的第一保护层作为支撑墙；以第一侧壁为第一边界、以栅极凹槽内与第一侧壁相距预设水平距离处为第二边界，进行栅极底部结构的图形化，其中，预设水平距离大于支撑墙的厚度；在完成栅极整体结构的图形化，并刻蚀栅极位置处的钝化层和外延片后，沉积栅极金属，形成栅极。
申请人信息
- 申请人:合肥欧益睿芯科技有限公司
- 申请人地址:230000 安徽省合肥市新站区东方大道1888号合肥综合保税区内
- 发明人: 合肥欧益睿芯科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体器件及其栅极制造方法、电子设备 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410108142.3 |
| 申请日 | 2024/1/26 |
| 公告号 | CN117637456A |
| 公开日 | 2024/3/1 |
| IPC主分类号 | H01L21/28 |
| 权利人 | 合肥欧益睿芯科技有限公司 |
| 发明人 | 卫路兵 |
| 地址 | 安徽省合肥市新站区东方大道1888号合肥综合保税区内 |
专利主权项内容
1.一种半导体器件的栅极制造方法，其特征在于，包括以下步骤：在外延片上制作出栅极凹槽并沉积钝化层后，在所述钝化层之上沉积第一保护层；刻蚀所述栅极凹槽内、外水平的第一保护层，并保留所述栅极凹槽两侧壁处竖直的第一保护层，其中，所保留的所述栅极凹槽第一侧壁处竖直的第一保护层作为支撑墙；以所述第一侧壁为第一边界、以所述栅极凹槽内与所述第一侧壁相距预设水平距离处为第二边界，进行栅极底部结构的图形化，其中，所述预设水平距离大于所述支撑墙的厚度；在完成栅极整体结构的图形化，并刻蚀栅极位置处的钝化层和外延片后，沉积栅极金属，形成所述栅极。