← 返回列表

一种半导体结构及其制造方法

申请号: CN202410078290.5
申请人: 安徽大学; 合肥晶合集成电路股份有限公司
申请日期: 2024/1/19

摘要文本

本发明提供了一种半导体结构及其制造方法,其中半导体结构包括:衬底,衬底包括NMOS器件区和PMOS器件区,其中PMOS器件区包括预留区域,预留区域为PMOS器件区的源漏区域;栅极结构,设置在NMOS器件区上和PMOS器件区上;氮化层,覆盖NMOS器件区、PMOS器件区中栅极结构的侧部,以及PMOS器件区的部分衬底;氮氧化层,覆盖在氮化层上;预备沟槽,设置在衬底上,预备沟槽位于预留区域。本发明提供了一种半导体结构及其制造方法,能够提升半导体结构的成型质量和制程良率,并且更有利于提升PMOS器件的驱动电流。

专利详细信息

项目 内容
专利名称 一种半导体结构及其制造方法
专利类型 发明申请
申请号 CN202410078290.5
申请日 2024/1/19
公告号 CN117577643A
公开日 2024/2/20
IPC主分类号 H01L27/092
权利人 安徽大学; 合肥晶合集成电路股份有限公司
发明人 朱名杰; 黄祥; 张基东
地址 安徽省合肥市蜀山区肥西路3号; 安徽省合肥市新站区合肥综合保税区内西淝河路88号

专利主权项内容

1.一种半导体结构,其特征在于,包括:衬底,所述衬底包括NMOS器件区和PMOS器件区,其中PMOS器件区包括预留区域,所述预留区域为PMOS器件区的源漏区域;栅极结构,设置在所述NMOS器件区上和所述PMOS器件区上;氮化层,覆盖所述NMOS器件区、所述PMOS器件区中所述栅极结构的侧部,以及所述PMOS器件区的部分所述衬底;氮氧化层,覆盖在所述氮化层上;以及预备沟槽,设置在所述衬底上,所述预备沟槽位于所述预留区域。