← 返回列表

一种存储芯片的检测系统及检测方法

申请号: CN202410155608.5
申请人: 合肥康芯威存储技术有限公司
申请日期: 2024/2/4

摘要文本

本发明提供一种存储芯片的检测系统及检测方法,检测系统包括接口模块,用以接收主机写入的设定数据和设定指令;芯片测试座,用以安装待测芯片;中央处理模块,用以向待测芯片下发跳变数据,跳变数据是基于设定指令对设定数据的多个位发生跳变处理后的数据,待测芯片写入跳变数据记为接收数据,并记录接收数据对应的地址数据;其中,中央处理模块读取待测芯片地址数据上的接收数据,当跳变数据和接收数据相同时完成待测芯片的检测,当跳变数据和接收数据不相同时,生成待测芯片的错误数据。本发明能够快速高效的对存储芯片进行检测,可提高存储芯片的稳定性和兼容性。。来自:www.macrodatas.cn

专利详细信息

项目 内容
专利名称 一种存储芯片的检测系统及检测方法
专利类型 发明申请
申请号 CN202410155608.5
申请日 2024/2/4
公告号 CN117690475A
公开日 2024/3/12
IPC主分类号 G11C29/56
权利人 合肥康芯威存储技术有限公司
发明人 余玉; 许展榕
地址 安徽省合肥市经济技术开发区宿松路3963号智能装备科技园D3栋5层

专利主权项内容

1.一种存储芯片的检测系统,其特征在于,包括:接口模块,用以接收主机写入的设定数据和设定指令;芯片测试座,用以安装待测芯片;中央处理模块,用以向所述待测芯片下发跳变数据,所述跳变数据是基于所述设定指令对所述设定数据的多个位发生跳变处理后的数据,所述待测芯片写入所述跳变数据记为接收数据,并记录所述接收数据对应的地址数据;其中,所述中央处理模块读取所述待测芯片地址数据上的接收数据,当所述跳变数据和所述接收数据相同时完成所述待测芯片的检测,当所述跳变数据和所述接收数据不相同时,生成所述待测芯片的错误数据。