用在CMOS图像传感器的FIR滤波器以及ADC模块

专利主权项内容

1.一种用在CMOS图像传感器的FIR滤波器，其特征在于，包括：1个全局计数器，其用于进行信号计数；所述全局计数器包括：1个2T的反相器、7个11T的D触发器、7个4T的二选一选择器；反相器的输入端连接时钟信号CLK，输出端连接时钟信号CLKB；第1个D触发器的时钟正向输入端连接时钟信号CLK，时钟反向输入端连接反相器的输出端；第个D触发器的D输入端、QB输出端相连；第个D触发器的RES输入端连接RES信号，QB输出端连接第+1个D触发器的时钟正向输入端和第个二选一选择器的QB输入端，Q输出端连接第+1个D触发器的时钟反向输入端和第个二选一选择器的Q输入端；∈[1, 6]；第个二选一选择器的控制端一连接mode信号，控制端二连接modeB信号；∈[1, 7]；mode信号与modeB信号为相反的信号；iiiiiiijj以及N列列级电路；其中，第列列级电路包括：1个加法器、1个寄存器，加法器用于对全局计数器的计数进行数据累加，寄存器用于存储加法器产生的累加数据；∈[1, N]；nn对于第列列级电路，所述加法器包括：12个14T的全加器、1个10T的半加器、7个2T的选通开关、1个6T的模式选择器；所述寄存器包括：13个9T的锁存器；模式选择器的输入端一连接mode信号，输入端二连接第个ADC_OUT信号，OUT输出端连接第1个全加器的Ci输入端、第个全加器的B输出端、半加器的B输入端；∈[8, 12]；第个选通开关的IN输入端连接第个二选一选择器的Count输出端；第个选通开关的OUT输出端连接第个全加器的B输入端；第个选通开关的控制端连接第个ADC_OUTB信号；第个ADC_OUT信号与第个ADC_OUTB信号为相反的信号；第个全加器的Co输出端连接第+1个全加器的Ci输入端；第7个全加器的Co输出端连接第8个全加器的Co输出端；第个全加器的Ci输入端连接第+1个全加器的Co输出端；∈[8, 11]；第12个全加器的Ci输入端连接半加器的Co输出端；第个全加器的S输出端连接第个锁存器的Q输入端；∈[1, 12]；第个锁存器的Latch输出端连接第个全加器的A输入端；半加器的S输出端连接第13个锁存器的Q输入端；第13个锁存器的Latch输出端连接半加器的A输入端；nnkkjjjjjnnniilllmmmmm其中，对于第列列级电路，在mode、第个ADC_OUT信号的配合作用下，加法器结合寄存器、并对全局计数器的计数进行累加及数字相关双采样。nn。（来 自 马 克 数 据 网）