← 返回列表
综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质
申请人信息
- 申请人:上海合芯数字科技有限公司; 合芯科技有限公司
- 申请人地址:200120 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
- 发明人: 上海合芯数字科技有限公司; 合芯科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311309341.2 |
| 申请日 | 2023/10/10 |
| 公告号 | CN117332730A |
| 公开日 | 2024/1/2 |
| IPC主分类号 | G06F30/327 |
| 权利人 | 上海合芯数字科技有限公司; 合芯科技有限公司 |
| 发明人 | 刘颜; 万力涛; 齐斌 |
| 地址 | 上海市浦东新区自由贸易试验区临港新片区环湖西二路888号C楼; 广东省广州市黄埔区瑞吉二街45号101、301房 |
摘要文本
上海合芯数字科技有限公司; 合芯科技有限公司获取“一种透气窗帘布”专利技术，本申请提供一种综合后的网表和SDC中基本单元名称匹配方法、系统、终端及介质，通过判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元，再从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中。通过本申请中的映射文件，使得各基本单元在电路设计时序约束文件以及综合后的网表中的名称保持一致，从而后端工具可以正确读入电路设计时序约束文件，后端设计人员可以进行更加可靠的物理布局布线工作。
专利主权项内容
1.一种综合后的网表和SDC中基本单元名称匹配方法，其特征在于，包括：判断每个基本单元分别在当前电路设计时序约束文件以及综合后的网表中的名称是否一致，以确定具有打散单元的基本单元；从生成的对应所有打散单元的映射文件中获得具有打散单元的各基本单元的正确名称，并更新至当前电路设计时序约束文件中，以获得供后端工具正确读入的电路设计时序约束文件。。更多数据：搜索马克数据网来源：