应用于高速SAR ADC的逻辑电路
申请人信息
- 申请人:灿芯半导体(上海)股份有限公司
- 申请人地址:200135 上海市浦东新区中国(上海)自由贸易试验区张东路1158号礼德国际2号楼6楼
- 发明人: 灿芯半导体(上海)股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 应用于高速SAR ADC的逻辑电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311663872.1 |
| 申请日 | 2023/12/6 |
| 公告号 | CN117614453A |
| 公开日 | 2024/2/27 |
| IPC主分类号 | H03M1/46 |
| 权利人 | 灿芯半导体(上海)股份有限公司 |
| 发明人 | 林志伦; 庄志青; 胡红明; 张希鹏; 周玉镇 |
| 地址 | 上海市浦东新区中国(上海)自由贸易试验区张东路1158号礼德国际2号楼6楼 |
摘要文本
灿芯半导体(上海)股份有限公司获取“一种透气窗帘布”专利技术，本发明公开了应用于高速SAR ADC的逻辑电路，包括若干个电容组成的DAC开关电容阵列，所述DAC开关电容阵列连接有DAC控制电路，所述DAC控制电路连接有比较器，比较器连接有时钟采样模块和延时控制模块，所述DAC控制电路由于若干个锁存器latch组成，其特征在于，具体包括：I0、I1、I2、I3、I4、I11，以及逻辑单元。本发明的延时控制逻辑为上电进行一次，调整完成其配置就固定，这样能够将PVT的对延时影响最大的process变量包含进去，而通过合适的时间裕量来容忍voltage以及temperature的影响，这样就避免了在正常工作中去调整延时单元导致的错误。
专利主权项内容
1.应用于高速SAR ADC的逻辑电路，包括若干个电容组成的DAC开关电容阵列，所述DAC开关电容阵列连接有DAC控制电路，所述DAC控制电路连接有比较器，比较器连接有时钟采样模块和延时控制模块，所述DAC控制电路由于若干个锁存器latch组成，其特征在于，具体包括：I0、I1、I2、I3、I4、I11，以及逻辑单元；所述I0为顶板采样开关DAC，用于实现顶板采样并将SAR ADC逻辑电路的数字控制逻辑转换到模拟，ADC的输入信号Vip，Vin通过开关Sip，Sin连接到电容阵列的顶板以及比较器I1的模拟输入信号；所述I1为比较器，其输入端连接到I0的电容顶板；所述I2为delay cell，用于将valid信号加上延时，其中延时的档位由delay_ctl<2 : 0>来控制；所述I2连接时钟CMP_CK；所述I3为与非门电路；所述I4为反相器电路；所述逻辑单元包括I5、I6、I7、I8、I9、I10，所述逻辑单元用于将每次比较器的结果逐个存储，并产生DAC的控制信号CTL以及ADC最终的输出Dout<n-1，0>；所述I11为DFF，所述DFF为D触发器。