在FPGA上仿真IC设计的方法、系统及存储介质
申请人信息
- 申请人:上海合见工业软件集团有限公司
- 申请人地址:200126 上海市浦东新区友诚路149号SK大厦29层
- 发明人: 上海合见工业软件集团有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 在FPGA上仿真IC设计的方法、系统及存储介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202310658649.1 |
| 申请日 | 2023/6/5 |
| 公告号 | CN117634385A |
| 公开日 | 2024/3/1 |
| IPC主分类号 | G06F30/347 |
| 权利人 | 上海合见工业软件集团有限公司 |
| 发明人 | 池京轩; 曹炯; 李诚 |
| 地址 | 上海市浦东新区中国(上海)自由贸易试验区张东路1158号、丹桂路1059号2幢305-7室 |
摘要文本
上海合见工业软件集团有限公司获取“一种透气窗帘布”专利技术，本发明涉及电子设计自动化技术领域，具体涉及一种在FPGA上仿真IC设计的方法、系统及存储介质，通过识别时序单元的端口，根据时序单元的数据输出端接入另一个时序单元的用户时钟输入端，或者不接入所述另一个时序单元的用户时钟输入端且接入所述另一个时序单元的数据输入端，将时序单元分为A组和B组；将A组中的所有时序单元修改为时钟模型CA，将B组中的所有时序单元修改为时钟模型CB；时钟模型CA和时钟模型CB通过将具有毛刺的用户时钟接入对毛刺不敏感的用户使能端，解决了毛刺的问题；通过设置主时钟′使A组和B组各接入一个主时钟′，降低时钟域的数量，并能够通过控制主时钟′使整个系统同时启动和暂停。 专利查询网
专利主权项内容
1.一种在FPGA上仿真IC设计的方法，包括：S2)将所述多个时序单元标识为A组或B组，包括：若时序单元的数据输出端接入另一个时序单元的用户时钟输入端，将所述时序单元标识为A组；若时序单元的数据输出端不接入所述另一个时序单元的用户时钟输入端且接入所述另一个时序单元的数据输入端，将所述时序单元标识为B组；S3)修改所述多个时序单元，包括：3.1)修改被标识为A组的时序单元，包括：3.1.1)为时钟模型CA设置数据输入端CA、数据输出端CA、用户使能端CA和时钟输入端CA；3.1.2)将时序单元A替换为时钟模型CA，包括：将时序单元的数据输入端和数据输出端分别对应的修改为数据输入端CA和数据输出端CA；将时序单元A的用户时钟输入端A修改为用户使能端CA；将主时钟′接入时钟输入端CA，其中：所述主时钟′的频率大于或等于所述主时钟的频率；设置时钟模型CA，包括：在主时钟′的每个有效沿对来自数据输入端CA的信号采样，获得在以所述有效沿为起点的一个主时钟′的周期内的采样数据；当用户时钟A第N次发生有效沿时：获得主时钟′在当前周期内的采样数据，向数据输出端CA输出采样数据，直到用户时钟A第N+1次发生有效沿为止；3.2)修改被标识为B组的时序单元，包括：3.2.1)为时钟模型CB设置数据输入端CB、数据输出端CB、用户使能端CB和时钟输入端CB；3.2.2)将时序单元B替换为时钟模型CB，包括：将时序单元B的数据输入端和数据输出端分别对应的修改为数据输入端CB和数据输出端CB；将用户时钟输入端B修改为用户使能端CB；将主时钟′接入时钟输入端CB；设置时钟模型CB，包括：当用户时钟B的有效沿发生时且主时钟′的有效沿发生时：对来自数据输入端CB的信号采样，获得在以主时钟′的所述有效沿为起点的一个主时钟′的周期内的采样数据；向数据输出端CB输出采样数据。