全数字时钟占空比调节电路和时钟占空比调节方法
申请人信息
- 申请人:上海奎芯集成电路设计有限公司
- 申请人地址:201107 上海市闵行区昆阳路1508号第2幢1层106室
- 发明人: 上海奎芯集成电路设计有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 全数字时钟占空比调节电路和时钟占空比调节方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311516706.9 |
| 申请日 | 2023/11/14 |
| 公告号 | CN117559973A |
| 公开日 | 2024/2/13 |
| IPC主分类号 | H03K7/08 |
| 权利人 | 上海奎芯集成电路设计有限公司 |
| 发明人 | 苏鹏洲; 王晓阳; 何亚军 |
| 地址 | 上海市闵行区昆阳路1508号第2幢1层106室 |
摘要文本
上海奎芯集成电路设计有限公司获取“一种透气窗帘布”专利技术，本发明提供一种全数字时钟占空比调节电路和时钟占空比调节方法，通过逻辑控制单元的校准模式，控制延迟单元以不同的延迟程度对脉冲信号进行信号延迟得到延迟脉冲信号，直至逻辑控制单元根据D触发器输出的输出信号确定延迟单元对应的当前延迟程度能将输入时钟信号延迟一个时钟周期，从而通过逻辑控制单元的占空比调节模式，根据延迟单元对应的当前延迟程度，确定占空比调节延迟程度，并控制延迟单元基于占空比调节延迟程度对输入时钟信号进行延迟，随后基于信号合成单元对输入时钟信号和延迟时钟信号进行信号合成，得到与输入时钟信号同周期且占空比为50％的输出时钟信号，提升了占空比的调节范围、缩短了设计周期间、提高了电路可移植性。
专利主权项内容
1.一种全数字时钟占空比调节电路，其特征在于，包括：脉冲生成单元、信号选择单元、D触发器、延迟单元、逻辑控制单元和信号合成单元；其中，所述脉冲生成单元的输入端与输入时钟信号相连，所述脉冲生成单元的使能端与所述逻辑控制单元相连，以使得所述逻辑控制单元控制所述脉冲生成单元输出脉冲信号；所述信号选择单元的输入端与所述脉冲信号和所述输入时钟信号相连，所述信号选择单元的使能端与所述逻辑控制单元相连，以使得所述逻辑控制单元控制所述信号选择单元选择所述脉冲信号或所述输入时钟信号；所述信号选择单元的输出端与所述D触发器的D端、所述延迟单元以及所述信号合成单元的输入端相连；所述延迟单元的控制端与所述逻辑控制单元相连，以使得所述逻辑控制单元控制所述延迟单元的延迟程度；所述延迟单元的输出端与所述D触发器的时钟端以及所述信号合成单元的输入端相连；所述D触发器的输出端与所述逻辑控制单元相连，以使得所述逻辑控制单元基于所述D触发器的输出信号控制所述脉冲生成单元、所述信号选择单元和所述延迟单元；所述信号合成单元输出与所述输入时钟信号同周期且占空比为50％的输出时钟信号。