← 返回列表
半导体结构的制造方法
申请人信息
- 申请人:长鑫集电(北京)存储技术有限公司
- 申请人地址:100176 北京市大兴区北京经济技术开发区景园北街2号52幢4层401-10
- 发明人: 长鑫集电(北京)存储技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体结构的制造方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311827369.5 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117529095A |
| 公开日 | 2024/2/6 |
| IPC主分类号 | H10B12/00 |
| 权利人 | 长鑫集电(北京)存储技术有限公司 |
| 发明人 | 常庆环; 游加加 |
| 地址 | 北京市大兴区北京经济技术开发区景园北街2号52幢4层401-10 |
摘要文本
本公开实施例涉及半导体技术领域，本公开实施例提供一种半导体结构的制造方法，包括：提供基底；在基底上依次形成导电层、含碳掩膜层、第一牺牲层、第二牺牲层和多个第一掩膜图案，多个第一掩膜图案在第二牺牲层上沿第一方向间隔排布；形成第一侧墙层，第一侧墙层位于第一掩膜图案的侧壁；形成第一填充层，第一填充层填充相邻第一侧墙层之间的间隙；在第一刻蚀机台中执行第一一体化刻蚀工艺刻蚀第一填充层、第一侧墙层、第一掩膜图案、第二牺牲层和第一牺牲层，以在含碳掩膜层上形成沿第一方向间隔排布的多个第一牺牲图案。本公开实施例至少有利于减少制造周转过程、提高生产效率、降低制造成本及提高形成的半导体结构的良率。
专利主权项内容
1.一种半导体结构的制造方法，其特征在于，包括：提供基底；在所述基底上依次形成导电层、含碳掩膜层、第一牺牲层、第二牺牲层和多个第一掩膜图案，所述多个第一掩膜图案在所述第二牺牲层上沿第一方向间隔排布；形成第一侧墙层，所述第一侧墙层位于所述第一掩膜图案的侧壁；形成第一填充层，所述第一填充层填充相邻所述第一侧墙层之间的间隙；在第一刻蚀机台中执行第一一体化刻蚀工艺刻蚀所述第一填充层、所述第一侧墙层、所述第一掩膜图案、所述第二牺牲层和所述第一牺牲层，以在所述含碳掩膜层上形成沿所述第一方向间隔排布的多个第一牺牲图案。