← 返回列表
半导体结构的制备方法及半导体结构
申请人信息
- 申请人:合肥晶合集成电路股份有限公司
- 申请人地址:230012 安徽省合肥市新站区合肥综合保税区内西淝河路88号
- 发明人: 合肥晶合集成电路股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体结构的制备方法及半导体结构 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311741315.7 |
| 申请日 | 2023/12/18 |
| 公告号 | CN117423714A |
| 公开日 | 2024/1/19 |
| IPC主分类号 | H01L27/146 |
| 权利人 | 合肥晶合集成电路股份有限公司 |
| 发明人 | 陈维邦 |
| 地址 | 安徽省合肥市新站区合肥综合保税区内西淝河路88号 |
摘要文本
本发明涉及一种半导体结构的制备方法及半导体结构，包括：提供衬底，衬底中形成有多个浅沟槽隔离结构；于衬底内形成第一阻挡层；其中，第一阻挡层与浅沟槽隔离结构的底部接触；去除远离位于第一阻挡层远离浅沟槽隔离结构一侧的衬底，以露出第一阻挡层的第一表面；于第一阻挡层的第一表面上形成功能叠层，功能叠层包括多层功能层，各功能层的材料不同；于功能叠层上形成第二阻挡层；于功能叠层和第二阻挡层内形成多个间隔排布的深沟槽隔离结构，深沟槽隔离结构与浅沟槽隔离结构对应设置，能够避免不同功能叠层之间、以及功能叠层和其他结构之间出现串扰。
专利主权项内容
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底中形成有多个浅沟槽隔离结构；于所述衬底内形成第一阻挡层；其中，所述第一阻挡层与所述浅沟槽隔离结构的底部接触；去除位于所述第一阻挡层远离所述浅沟槽隔离结构一侧的所述衬底，以露出所述第一阻挡层的第一表面；于所述第一阻挡层的第一表面上形成功能叠层，所述功能叠层包括多层功能层，各所述功能层的材料不同；于所述功能叠层上形成第二阻挡层；于所述功能叠层和所述第二阻挡层内形成多个间隔排布的深沟槽隔离结构，所述深沟槽隔离结构与所述浅沟槽隔离结构对应设置。