← 返回列表
一种半导体结构及其制造方法
申请人信息
- 申请人:合肥晶合集成电路股份有限公司
- 申请人地址:230012 安徽省合肥市新站区合肥综合保税区内西淝河路88号
- 发明人: 合肥晶合集成电路股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种半导体结构及其制造方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN202311666587.5 |
| 申请日 | 2023/12/7 |
| 公告号 | CN117393501B |
| 公开日 | 2024/3/19 |
| IPC主分类号 | H01L21/8234 |
| 权利人 | 合肥晶合集成电路股份有限公司 |
| 发明人 | 周成; 王厚有 |
| 地址 | 安徽省合肥市新站区合肥综合保税区内西淝河路88号 |
摘要文本
本申请公开了一种半导体结构及其制造方法。制造方法包括：刻蚀衬底以在衬底内形成多个沟槽与多个有源区。回拉刻蚀氮化掩模层并去除氧化掩模层。在有源区表面的边缘区域上形成保护层，以使保护层能遮挡有源区的表面。在沟槽表面形成氧化层并在沟槽内填充屏蔽栅。基于上述制造方法及其制造的半导体结构，可以通过保护层以及氮化掩模层完全遮挡有源区的表面，确保在形成氧化层时有源区的表面不会暴露在热氧环境中，避免有源区的表面被氧化而产生鸟嘴效应从而保证有源区的表面的平坦性，降低了后续工艺的难度并提高了工艺效果，进而提高了半导体结构的器件性能。
专利主权项内容
1.一种制造半导体结构的方法，其特征在于，所述方法包括：在衬底的表面上依次形成缓冲层、氮化层以及氧化掩模层；采用刻蚀工艺在所述衬底上形成多个沟槽，其中，所述衬底表面未被刻蚀的区域形成有源区；回拉刻蚀所述氮化层，以使所述氮化层沿远离所述沟槽的方向内缩；去除所述氧化掩模层，所述去除过程中，所述缓冲层沿远离所述沟槽的方向内缩；在所述有源区上形成保护层，以使所述保护层至少覆盖所述有源区靠近沟槽的一侧与所述氮化层的侧壁之间的区域；在所述沟槽的表面形成氧化层并在所述沟槽内填充屏蔽栅。