← 返回列表

ATE中多路交织模式下的伪随机数产生系统及其方法

申请号: CN202311566017.9
申请人: 合肥精智达集成电路技术有限公司
更新日期: 2026-03-09

专利详细信息

项目 内容
专利名称 ATE中多路交织模式下的伪随机数产生系统及其方法
专利类型 发明申请
申请号 CN202311566017.9
申请日 2023/11/22
公告号 CN117590207A
公开日 2024/2/23
IPC主分类号 G01R31/3183
权利人 合肥精智达集成电路技术有限公司
发明人 谢国军; 张滨
地址 安徽省合肥市经济技术开发区兴业大道与光福路西北角空港集成电路标准厂房B栋3层

摘要文本

本发明公开了ATE中多路交织模式下的伪随机数产生系统及其方法,属于芯片自动化测试设备领域。包括伪随机数发生模块、交叉混合模块MUX和输出模块,所述伪随机数发生模块和交叉混合模块MUX通信连接,所述交叉混合模块MUX和输出模块通信连接,所述输出模块和被测器件DUT的测试引脚通信连接,所述被测器件DUT的输出引脚和比较判断模块通信连接。本发明则是提供交织多路模式下,每路产生独立的伪随机数和输出,这样在交织多路模式下也能高频率的连续输出伪随机数流,学习周期短,编程限制少;可以产生更长、更高质量的随机数,以满足测试需求。编程人员可以灵活选择任意一路或多路不输出随机数,也可以选择所有路都输出随机数。

专利主权项内容

1.ATE中多路交织模式下的伪随机数产生系统,其特征在于,包括伪随机数发生模块、交叉混合模块MUX和输出模块,所述伪随机数发生模块,其和交叉混合模块MUX通信连接,伪随机数发生模块用于生产随机数,提供具有N个比特的随机数,其中N为正整数, ;所述交叉混合模块MUX,用于将多个伪随机数进行交叉混合;所述交叉混合模块MUX和输出模块通信连接,输出模块用于输出最终生成的随机数;所述输出模块,其和被测器件DUT的测试引脚通信连接,输出模块将产生的随机数当做测试向量,传输到被测器件DUT中,测试向量为输入激励流,每个时钟周期将输入激励流输入至被测器件DUT测试引脚,被测器件DUT则输出用于测试或者操作的逻辑1和逻辑0数据;所述被测器件DUT的输出引脚和比较判断模块通信连接,比较判断模块和期望响应数据库连接,比较判断模块用于比较被测器件DUT在ATE测试中的输出响应和比较判断模块的期望响应,以判断被测器件DUT是否合格。