存储器

专利主权项内容

1.一种存储器，其特征在于，包括：存储阵列，所述存储阵列包括连接到多条字线和多条位线的多个存储单元，其中，所述多条字线包括相互独立的第一字线和第二字线，所述位线包括相互独立的第一位线和第二位线，所述多个存储单元包括由第一存储单元、第一参考存储单元、第二存储单元以及第二参考存储单元构成的目标存储单元组，所述第一存储单元连接所述第一字线以及所述第一位线，所述第一参考存储单元连接所述第一字线以及所述第二位线，所述第二存储单元连接所述第二字线以及所述第一位线，所述第二参考存储单元连接所述第二字线以及所述第二位线；其中，在对所述目标存储单元组执行读操作期间，所述第一存储单元以及所述第二存储单元均与所述第一位线共享电荷，所述第一参考存储单元以及所述第二参考存储单元均与所述第二位线共享电荷；所述存储阵列被配置为，响应于处于有效状态的存内计算使能信号，所述第一存储单元以及所述第一参考存储单元均被写入第一数据，所述第二存储单元以及所述第二参考存储单元均被写入第二数据；感测放大器阵列，所述感测放大器阵列包括连接到相应的所述位线的多个感测放大器，每一所述感测放大器还连接到相应的参考位线，所述多个感测放大器包括连接到所述第一位线以及相应的所述参考位线的第一感测放大器，还包括，连接到所述第二位线以及相应的所述参考位线的第二感测放大器；所述第一感测放大器被配置为，在对所述目标存储单元组执行读操作期间，响应于处于有效状态的所述存内计算使能信号，且基于所述第一位线的电压电平在共享电荷前后是否增加，将所述第一位线上的信号放大为第一信号；所述第二感测放大器被配置为，在对所述目标存储单元组执行读操作期间，响应于处于有效状态的所述存内计算使能信号，且基于所述第二位线的电压电平在共享电荷前后是否增加，将所述第二位线上的信号放大为第二信号；其中，若所述第一位线上的电压电平在共享电荷前后未增加，且所述第二位线上的电压电平在共享电荷前后未增加，则所述第一信号为逻辑0，所述第二信号为所述第一数据以及所述第二数据的异或运算结果；若所述第一位线上的电压电平在共享电荷前后增加，且所述第二位线上的电压电平在共享电荷前后增加，则所述第一信号为逻辑1，所述第二信号的反相信号为所述第一数据以及所述第二数据的异或运算结果。