一种基于RISC-V架构的处理器验证系统

专利主权项内容

1.一种基于RISC-V架构的处理器验证系统，其特征在于，包括：指令生成模块，为程序生成部分，生成包含随机指令流的汇编程序；其中，当验证特权功能时，在随机指令中加入以若干条存储指令结束的握手数据，以实现基于存储指令将握手数据存储到指定的签名地址；程序编译模块，包括汇编程序所用到的编译器、连接器和反汇编器、编译所生成的结果文件资源库、以及验证系统的编译工具调用脚本；模拟器模块，包括模拟器和模拟器输出日志文件的参考模型资源库，以及模拟器调用脚本；仿真验证模块，包括UVM测试环境、被测对象和UVM_TEST，以及用于构建、控制和管理仿真的主脚本、项目管理脚本和Makefile；所述UVM测试环境由UVM代理和虚拟序列器构成；所述UVM_TEST调用虚拟序列器动态生成用以描述不同测试场景和测试用例的随机激励；所述UVM代理包括内核输出代理，所述内核输出代理包括内核输出监测器，用于：监测被测对象实时信号变化，并将关键信号的变化信息输出到被测对象信号监视输出的RTL仿真日志文件中，以及，监测签名地址的写入操作，将写入操作的相关信息传输到UVM测试环境，以使UVM测试环境接收到签名地址上的相关信息后，执行对应特权功能的测试事务或比对操作；比对检查模块，用于对处理器的RTL仿真日志文件与模拟器输出日志文件进行比对来检查仿真验证结果的正确性；回归管理模块，用于在处理器修改或添加新功能后重新运行测试用例，通过回归管理脚本进行大规模随机并行回归，并将回归结果进行可视化展示；所述系统在指令生成模块中引入握手数据枚举类型，包括用于表示握手数据中的签名类型的signature_type_t枚举类型和用于表示处理器核心的不同状态的core_status_t枚举类型；所述握手数据将信息从被测对象传递到仿真验证模块的UVM测试环境中，并在验证过程中进行分析和比对操作。