← 返回列表
三维芯片堆叠制备方法及三维芯片堆叠结构
申请人信息
- 申请人:广东省科学院半导体研究所
- 申请人地址:510651 广东省广州市天河区长兴路363号
- 发明人: 广东省科学院半导体研究所
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 三维芯片堆叠制备方法及三维芯片堆叠结构 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311517268.8 |
| 申请日 | 2023/11/14 |
| 公告号 | CN117393446A |
| 公开日 | 2024/1/12 |
| IPC主分类号 | H01L21/603 |
| 权利人 | 广东省科学院半导体研究所 |
| 发明人 | 胡川; 向迅; 燕英强; 陈志涛 |
| 地址 | 广东省广州市天河区长兴路363号 |
摘要文本
广东省科学院半导体研究所获取“一种透气窗帘布”专利技术，本发明公开一种三维芯片堆叠结构及制备方法，方法包括形成导电结构；在芯片的第一表面和/或第二表面制备半固化状态的有机膜，并在有机膜上开窗以露出第一导电结构和/或第二导电结构；在较低温度下，依次将上层芯片的第一导电结构固定在下层芯片的第二导电结构上，完成多层芯片的堆叠；在堆叠的多层芯片顶部施加压力，通过真空回流工艺，将堆叠的多层芯片的第一导电结构和第二导电结构的突刺和金属凸块的侧壁浸润，实现第一导电结构与第二导电结构的完全键合，通过有机膜将上下层芯片粘合；将有机膜加热完全固化。本发明的方案能够有效降低上下层芯片互连时的工艺难度和三维堆叠封装的成本，且制得的三维芯片堆叠结构的良率和可靠性更优。。更多数据：
专利主权项内容
1.三维芯片堆叠制备方法，其特征在于，包括：在制备有TSV和再布线层的芯片的第一表面和第二表面形成导电结构，其中，所述导电结构包括位于芯片的第一表面的第一导电结构和位于芯片的第二表面的第二导电结构，所述第二导电带结构为带有突刺的金属凸块；在芯片的第一表面和/或第二表面制备半固化状态的有机膜，并在所述半固化状态的有机膜上开窗以露出所述第一导电结构和/或所述第二导电结构；通过依次将上层芯片的第一导电结构固定在下层芯片的第二导电结构的突刺上，来完成多层芯片的堆叠；在堆叠的多层芯片的顶部施加压力，通过真空回流工艺，将堆叠的多层芯片的上层芯片的第一导电结构和下层芯片的第二导电结构的突刺和金属凸块的侧壁浸润，实现所述第一导电结构与所述第二导电结构的完全键合，并通过所述半固化状态的有机膜将上下层芯片粘合；将有机膜加热完全固化，形成三维芯片堆叠结构。。该数据由<马克数据网>整理