← 返回列表
半导体器件及其制备方法
申请人信息
- 申请人:粤芯半导体技术股份有限公司
- 申请人地址:510000 广东省广州市黄埔区凤凰五路28号
- 发明人: 粤芯半导体技术股份有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 半导体器件及其制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311797852.3 |
| 申请日 | 2023/12/26 |
| 公告号 | CN117497420A |
| 公开日 | 2024/2/2 |
| IPC主分类号 | H01L21/336 |
| 权利人 | 粤芯半导体技术股份有限公司 |
| 发明人 | 于绍欣; 许瑜珊; 周表; 余威明 |
| 地址 | 广东省广州市黄埔区凤凰五路28号 |
摘要文本
本发明提供了一种半导体器件及其制备方法，包括：提供衬底和外延层，外延层位于衬底上；形成漂移区和第一掺杂区位于外延层中，且第一掺杂区位于漂移区的底部，第一掺杂区和漂移区的掺杂类型相反；形成沟道区和第二掺杂区位于外延层中，且第二掺杂区位于沟道区的顶部，第二掺杂区和沟道区的掺杂类型相反，形成栅极结构位于外延层上，且栅极结构覆盖漂移区和第二掺杂区的部分表面；形成接触场板位于漂移区的部分表面上，且接触场板与栅极结构接触；以及，形成漏区和源区分别位于漂移区和沟道区中，且源区与第二掺杂区的部分底部接触。本发明实现降低半导体器件的导通电阻。 来自马-克-数-据-官网
专利主权项内容
1.一种半导体器件的制备方法，其特征在于，包括：提供衬底和外延层，所述外延层位于所述衬底上；形成漂移区和第一掺杂区位于所述外延层中，且所述第一掺杂区位于所述漂移区的底部，所述第一掺杂区和所述漂移区的掺杂类型相反；形成沟道区和第二掺杂区位于所述外延层中，且所述第二掺杂区位于所述沟道区的顶部，所述第二掺杂区和所述沟道区的掺杂类型相反，形成栅极结构位于所述外延层上，且所述栅极结构覆盖所述漂移区和所述第二掺杂区的部分表面；形成接触场板位于所述漂移区的部分表面上，且所述接触场板与所述栅极结构接触；以及，形成漏区和源区分别位于所述漂移区和所述沟道区中，且所述源区与所述第二掺杂区的部分底部接触。 来自马-克-数-据