← 返回列表
一种具有低漏电的LDMOS及制备方法
申请人信息
- 申请人:深圳天狼芯半导体有限公司
- 申请人地址:518000 广东省深圳市南山区粤海街道高新区社区科技南路18号深圳湾科技生态园12栋裙楼904-905
- 发明人: 深圳天狼芯半导体有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种具有低漏电的LDMOS及制备方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311824667.9 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117476773A |
| 公开日 | 2024/1/30 |
| IPC主分类号 | H01L29/78 |
| 权利人 | 深圳天狼芯半导体有限公司 |
| 发明人 | 蔡文哲 |
| 地址 | 广东省深圳市南山区粤海街道高新区社区科技南路18号深圳湾科技生态园12栋裙楼904-905 |
摘要文本
深圳天狼芯半导体有限公司取得“一种透气窗帘布”专利技术，本发明提供一种具有低漏电的LDMOS及制备方法，该LDMOS包括：异质结衬底；所述异质结衬底包括基底和N+缓冲层；所述基底位于所述N+缓冲层下方并与所述N+缓冲层邻接；所述N+缓冲层位于漂移层与基底之间并与所述漂移层和体区邻接，本发明将传统的硅衬底替换为了禁带宽度更高、导热性能更好的材料，例如碳化硅材料，因为第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频环境，碳化硅具有更大的禁带宽度和更高的临界击穿场强，并且本发明在碳化硅层上方引入了N型重掺杂层作为缓冲层，N+掺杂层能够形成一个电子阱，从而进一步减弱衬底端的漏电现象，降低器件整体的热效应。
专利主权项内容
更多数据：搜索马克数据网来源： 1.一种具有低漏电的LDMOS，其特征在于，包括：异质结衬底；所述异质结衬底包括基底和N+缓冲层；所述基底位于所述N+缓冲层下方并与所述N+缓冲层邻接；所述N+缓冲层位于漂移层与基底之间并与所述漂移层和体区邻接。