← 返回列表

一种RC-LIGBT及其制备方法、芯片

申请号: CN202311835190.4
申请人: 深圳天狼芯半导体有限公司
更新日期: 2026-03-09

专利详细信息

项目 内容
专利名称 一种RC-LIGBT及其制备方法、芯片
专利类型 发明申请
申请号 CN202311835190.4
申请日 2023/12/28
公告号 CN117497410A
公开日 2024/2/2
IPC主分类号 H01L21/331
权利人 深圳天狼芯半导体有限公司
发明人 原一帆
地址 广东省深圳市南山区粤海街道高新区社区科技南路18号深圳湾科技生态园12栋裙楼904-905

摘要文本

深圳天狼芯半导体有限公司取得“一种透气窗帘布”专利技术,本申请属于功率器件技术领域,提供了一种RC‑LIGBT及其制备方法、芯片,在SOI晶圆衬底的正面形成N型漂移层,在N型漂移层上形成P型阱区、电势截止层,在P型阱区上形成第一P型掺杂区、第二P型掺杂区、第一N型掺杂区、第二N型掺杂区、第三N型掺杂区,并将P型阱区划分为第一P型浮柱、第二P型浮柱以及第三P型浮柱,在电势截止层上形成P型集电区,形成发射极和集电极,其中集电极与P型集电区和N型集电区接触,通过设置N型集电区与集电极之间为肖特基接触,可以使得器件导通的初始阶段,增加N型集电区的导通电势,解决了器件存在的电压回弹的问题。

专利主权项内容

1.一种RC-LIGBT的制备方法,其特征在于,所述RC-LIGBT的制备方法包括:通过键合制备SOI晶圆衬底,并在所述SOI晶圆衬底的正面注入N型掺杂离子形成N型漂移层;在所述N型漂移层上第一预设区域注入P型掺杂离子形成P型阱区,并在所述N型漂移层的第二预设区域注入N型掺杂离子形成电势截止层;在所述P型阱区上的第三预设区域和第四预设区域注入P型掺杂离子形成第一P型掺杂区、第二P型掺杂区,在所述电势截止层的第五预设区域注入P型掺杂离子形成P型集电区;在所述P型阱区上的多个区域注入N型掺杂离子形成第一N型掺杂区、第二N型掺杂区、第三N型掺杂区,在所述电势截止层上的指定区域形成N型集电区;其中,所述第一N型掺杂区与所述第一P型掺杂区相邻,所述第二N型掺杂区、所述第三N型掺杂区分别位于所述第二P型掺杂区的两侧,所述N型集电区与所述P型集电区相邻;在所述P型阱区上形成第一深槽和第二深槽,将所述P型阱区划分为第一P型浮柱、第二P型浮柱以及第三P型浮柱;其中,所述第二N型掺杂区、所述第三N型掺杂区位于所述第一深槽和所述第二深槽之间;在所述第一深槽内形成第一栅极介质层以及第一多晶硅层,在所述第二深槽内形成第二栅极介质层以及第二多晶硅层;其中,所述第一栅极介质层包裹所述第一多晶硅层,所述第二栅极介质层包裹所述第二多晶硅层;形成与所述第一P型掺杂区、所述第二P型掺杂区、所述第一N型掺杂区、所述第二N型掺杂区以及所述第三N型掺杂区接触的发射极,并形成与所述P型集电区和所述N型集电区接触的集电极;其中,所述集电极与所述N型集电区之间为肖特基接触,所述集电极与所述P型集电区之间为欧姆接触。