← 返回列表
一种基于屏障指令的异构计算进程同步方法及系统
申请人信息
- 申请人:沐曦集成电路(南京)有限公司
- 申请人地址:211800 江苏省南京市浦口区浦口经济开发区双峰路69号A-14
- 发明人: 沐曦集成电路(南京)有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于屏障指令的异构计算进程同步方法及系统 |
| 专利类型 | 发明授权 |
| 申请号 | CN202311713727.X |
| 申请日 | 2023/12/14 |
| 公告号 | CN117407181B |
| 公开日 | 2024/3/22 |
| IPC主分类号 | G06F9/52 |
| 权利人 | 沐曦集成电路(南京)有限公司 |
| 发明人 | 夏阳; 管叙民; 钱龙 |
| 地址 | 江苏省南京市浦口区浦口经济开发区双峰路69号A-14 |
摘要文本
本发明提供一种基于屏障指令的异构计算进程同步方法及系统,属于数据处理领域,该方法包括:在第一处理器指令缓存区中插入屏障指令,屏障指令包括指令操作码、写地址、写数据,响应于接收到屏障指令,对屏障指令进行解析,得到屏障指令的写地址和写数据,基于写地址将写数据写入存储器,响应于第二处理器与第一处理器进程同步,从写地址中读取数据,比较读取数据与写数据是否相同,若是,则表示第一处理器执行到达同步点,完成同步操作,若否,则表示第一处理器还未执行到达同步点,第二处理器执行其他任务或者继续等待第一处理器运行到同步点。本发明有效降低了系统复杂度,不会增加系统响应时间,支持异构加速器片上各子系统间不同进程的同步。
专利主权项内容
1.一种基于屏障指令的异构计算进程同步方法,其特征在于,所述方法包括:在第一处理器指令缓存区中插入屏障指令,所述屏障指令包括指令操作码、写地址、写数据,所述指令缓存区为FIFO结构,所述指令操作码用于区分屏障指令和其他指令,响应于接收到屏障指令,对屏障指令进行解析,得到屏障指令的写地址和写数据,基于写地址将所述写数据写入存储器,其中,在第一处理器指令缓存区中插入屏障指令后,第二处理器即时获知所述屏障指令的写地址和写数据,响应于第二处理器与第一处理器进程同步,从所述写地址中读取数据,比较所述读取数据与所述写数据是否相同,若是,则表示第一处理器执行到达同步点,完成同步操作,若否,则表示第一处理器还未执行到达同步点,第二处理器执行其他任务或者继续等待第一处理器运行到同步点,其中,所述第一处理器与所述第二处理器互为异构加速器,所述第二处理器为CPU。