← 返回列表

时间优化方法、控制装置、导航处理器系统及导航处理器

申请号: CN202410072894.9
申请人: 深圳市天辰防务通信技术有限公司
更新日期: 2026-03-17

专利详细信息

项目 内容
专利名称 时间优化方法、控制装置、导航处理器系统及导航处理器
专利类型 发明申请
申请号 CN202410072894.9
申请日 2024/1/18
公告号 CN117591189A
公开日 2024/2/23
IPC主分类号 G06F9/4401
权利人 深圳市天辰防务通信技术有限公司
发明人 管华; 郑松; 梅海华; 宋伟
地址 广东省深圳市南山区西丽街道西丽社区打石一路深圳国际创新谷六栋A座3103

摘要文本

本发明公开一种时间优化方法、控制装置、导航处理器系统及导航处理器,时间优化方法包括在主处理器内核操作系统上电后,硬件电路启动;将引导程序拷贝加载并执行引导程序以完成引导程序初始化过程;执行应用程序并在应用程序初始化完成后进入主函数;初始化硬件外设并配置系统,以完成主处理器内核操作系统的启动过程;从处理器道操作系统上电后,先给FPGA上电,然后由FPGA给从处理器加电;去掉加载操作系统所需的菜单等待时间;通过不使用PMON程序中的网络接口、在PMON程序中不对PCIE设备进行处理、去掉从处理器主频的probe功能中的至少一者,以减少从处理器道操作系统的总启动时间。本发明旨在优化导航处理器系统的启动时间,以提高启动工作的效率。

专利主权项内容

1.一种时间优化方法,其特征在于,所述时间优化方法应用于导航处理器系统,所述导航处理器系统包括:主处理器内核操作系统和从处理器道操作系统,所述时间优化方法包括:主处理器内核操作系统上电后,硬件电路启动;将引导程序拷贝加载并执行引导程序以完成引导程序初始化过程;执行应用程序,并在应用程序初始化完成后进入主函数;初始化硬件外设并配置系统,以完成所述主处理器内核操作系统的启动过程;从处理器道操作系统上电后,先给FPGA上电,然后由FPGA给从处理器加电;去掉加载操作系统所需的菜单等待时间,以将从处理器道操作系统的总启动时间减少3秒;通过不使用PMON程序中的网络接口、在PMON程序中不对PCIE设备进行处理、去掉从处理器主频的probe功能中的至少一者,以减少所述从处理器道操作系统的总启动时间。 (来源 马克数据网)