← 返回列表
电路的混合逻辑综合优化方法、装置及电子设备
申请人信息
- 申请人:深圳鸿芯微纳技术有限公司
- 申请人地址:518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
- 发明人: 深圳鸿芯微纳技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 电路的混合逻辑综合优化方法、装置及电子设备 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410015539.8 |
| 申请日 | 2024/1/5 |
| 公告号 | CN117521567A |
| 公开日 | 2024/2/6 |
| IPC主分类号 | G06F30/327 |
| 权利人 | 深圳鸿芯微纳技术有限公司 |
| 发明人 | 储著飞; 廖春柳; 董广海; 肖勇; 邵云; 杨坤 |
| 地址 | 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C |
摘要文本
本申请提供了一种电路的混合逻辑综合优化方法、装置及电子设备，方法包括：获取待优化电路对应的有向无环图；待优化电路为RTL级verilog网表；有向无环图为对待优化电路进行目标逻辑表示转换得到的；根据有向无环图的电路深度和电路节点数，确定平均分区大小；遍历有向无环图中的节点，确定多个主输出节点分别对应的关键路径节点集；基于多个主输出节点分别对应的关键路径节点集，以及平均分区大小，确定有向无环图中的关键路径节点分区电路；调用分区工具对有向无环图中的非关键路径节点进行分区处理，得到最终节点分区电路；针对每个最终节点分区电路进行优化，得到综合优化电路。本申请可以提高电路整体的优化效果。。数据由马 克 数 据整理
专利主权项内容
1.一种电路的混合逻辑综合优化方法，其特征在于，所述方法包括：获取待优化电路对应的有向无环图；所述待优化电路为RTL级verilog网表；所述有向无环图为对所述待优化电路进行目标逻辑表示转换得到的；根据所述有向无环图的电路深度和电路节点数，确定平均分区大小；遍历所述有向无环图中的节点，确定多个主输出节点分别对应的关键路径节点集；基于多个所述主输出节点分别对应的关键路径节点集，以及所述平均分区大小，确定有向无环图中的关键路径节点分区电路；调用分区工具对有向无环图中的非关键路径节点进行分区处理，得到最终节点分区电路；针对每个最终节点分区电路进行优化，得到所述待优化电路对应的综合优化电路。 来源：马 克 团 队