← 返回列表
一种屏蔽栅功率器件制备方法和屏蔽栅功率器件
申请人信息
- 申请人:深圳市顾邦半导体科技有限公司
- 申请人地址:518000 广东省深圳市前海深港合作区前湾一路1号A栋201室
- 发明人: 深圳市顾邦半导体科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种屏蔽栅功率器件制备方法和屏蔽栅功率器件 |
| 专利类型 | 发明申请 |
| 申请号 | CN202410171150.2 |
| 申请日 | 2024/2/6 |
| 公告号 | CN117727620A |
| 公开日 | 2024/3/19 |
| IPC主分类号 | H01L21/28 |
| 权利人 | 深圳市顾邦半导体科技有限公司 |
| 发明人 | 高阳; 徐晓珺 |
| 地址 | 广东省深圳市前海深港合作区前湾一路1号A栋201室 |
摘要文本
本申请提供一种屏蔽栅功率器件制备方法和屏蔽栅功率器件。本申请提供的方法，包括：制备中间结构；其中，中间结构包括半导体层、形成于半导体层的沟槽、位于沟槽的底部的第一栅极、以及位于第一栅极和半导体层之间、并包覆第一栅极的底部、侧壁和顶部的第一隔离层；其中，第一栅极朝向沟槽的槽底的下表面高于槽底；第一隔离层包覆第一栅极的顶部隔离层低于沟槽的顶面，顶部隔离层与沟槽位于顶部隔离层之上的部分成钝角，顶部隔离层与沟槽位于顶部隔离层之上的部分围设成U型结构；在U型结构上、以及半导体层上形成第二隔离层；其中，第二隔离层位于沟槽的内部隔离层与U型结构匹配；在内部隔离层上形成第二栅极。
专利主权项内容
1.一种屏蔽栅功率器件制备方法，其特征在于，所述方法包括：制备中间结构；其中，所述中间结构包括半导体层、形成于所述半导体层的沟槽、位于所述沟槽的底部的第一栅极、以及位于所述第一栅极和所述半导体层之间、并包覆所述第一栅极的底部、侧壁和顶部的第一隔离层；其中，所述第一栅极朝向所述沟槽的槽底的下表面高于所述槽底；所述第一隔离层包覆所述第一栅极的顶部隔离层低于所述沟槽的顶面，所述顶部隔离层与所述沟槽位于所述顶部隔离层之上的部分成钝角，所述顶部隔离层与所述沟槽位于所述顶部隔离层之上的部分围设成U型结构；在所述U型结构上、以及所述半导体层上形成第二隔离层；其中，所述第二隔离层位于所述沟槽的内部隔离层与所述U型结构匹配；在所述内部隔离层上形成第二栅极。