← 返回列表

一种栅极嵌埋式MOSFET器件及其制造方法

申请号: CN202410237198.9
申请人: 深圳市冠禹半导体有限公司
更新日期: 2026-03-17

专利详细信息

项目 内容
专利名称 一种栅极嵌埋式MOSFET器件及其制造方法
专利类型 发明申请
申请号 CN202410237198.9
申请日 2024/3/1
公告号 CN117810267A
公开日 2024/4/2
IPC主分类号 H01L29/78
权利人 深圳市冠禹半导体有限公司
发明人 李伟; 高苗苗
地址 广东省深圳市宝安区航城街道三围社区泰华梧桐工业园雨水(2A)栋3层

摘要文本

本发明涉及一种栅极嵌埋式MOSFET器件及其制造方法,器件基本上包括衬底、栅氧化层、衬底上源极金属层及在另一表面的漏极金属层与栅极金属垫。衬底内形成栅极图案区,包括一体连接且位于器件区的嵌埋栅极和位于接触区的连接栅;由衬底的顶面刻蚀形成有预裂槽,位于嵌埋栅极的两侧;栅氧化层形成在预裂槽的侧壁;功函数层形成在栅氧化层上,还连接至嵌埋栅极。本发明解决了在器件区上打线导致栅极沟槽开裂的技术问题。

专利主权项内容

1.一种栅极嵌埋式MOSFET器件,其特征在于,包括:衬底,所述衬底上形成有第一有源层,所述衬底具有器件区与接触区;并且,由所述衬底的顶面形成有栅极图案区,所述栅极图案区包括一体连接的位于所述器件区的嵌埋栅极与位于所述接触区的连接栅;由所述衬底的顶面刻蚀形成有预裂槽,所述预裂槽位于所述嵌埋栅极的两侧,所述预裂槽的深度大于所述第一有源层的厚度,以分离所述嵌埋栅极与所述第一有源层;栅氧化层,形成在所述预裂槽的侧壁;功函数层,形成在所述预裂槽的侧壁的所述栅氧化层上,所述功函数层还连接至所述嵌埋栅极;源极金属层,设置在所述衬底的顶面上;漏极金属层与栅极金属垫,设置在所述衬底的底面上,所述漏极金属层位于所述器件区,所述栅极金属垫位于所述接触区并导通至所述连接栅。