← 返回列表

时钟自校准电路、数据接收系统、控制器及车辆

申请号: CN202410132509.5
申请人: 苏州萨沙迈半导体有限公司; 合肥智芯半导体有限公司; 上海萨沙迈半导体有限公司; 天津智芯半导体科技有限公司
更新日期: 2026-03-20

专利详细信息

项目 内容
专利名称 时钟自校准电路、数据接收系统、控制器及车辆
专利类型 发明申请
申请号 CN202410132509.5
申请日 2024/1/31
公告号 CN117675156A
公开日 2024/3/8
IPC主分类号 H04L7/00
权利人 苏州萨沙迈半导体有限公司; 合肥智芯半导体有限公司; 上海萨沙迈半导体有限公司; 天津智芯半导体科技有限公司
发明人 孙振玮; 石刚; 徐沛文
地址 江苏省苏州市姑苏区锦堂街8号6F; 安徽省合肥市高新区望江西路900号中安创谷科技园一期A2栋501/502/503/505室; 上海市浦东新区中国(上海)自由贸易试验区纳贤路60弄2号3层; 天津市滨海新区天津华苑产业区海泰西路18号北2-204工业孵化-5-1509

摘要文本

本发明公开了一种时钟自校准电路、数据接收系统、控制器及车辆,其中,时钟自校准电路包括:时钟分频单元、缓存单元和校准单元,其中,时钟分频单元适于连接至少一个数据接收通道,时钟分频单元被配置为根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟,并将每个数据接收通道的通道时钟发送给对应的数据接收通道,以便每个数据接收通道根据对应的通道时钟对同步脉冲进行计数;缓存单元被配置为对每个数据接收通道发送的计数值进行缓存;校准单元被配置为根据每个数据接收通道的计数值对相应数据接收通道的分频系数进行校准,以便时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新。。

专利主权项内容

1.一种时钟自校准电路,其特征在于,包括:时钟分频单元、缓存单元和校准单元,其中,所述时钟分频单元适于连接至少一个数据接收通道,所述时钟分频单元被配置为,根据模块时钟和每个所述数据接收通道对应的分频系数生成每个所述数据接收通道的通道时钟,并将每个所述数据接收通道的通道时钟发送给对应的数据接收通道,以便每个所述数据接收通道根据对应的通道时钟对同步脉冲进行计数;所述缓存单元被配置为,对每个所述数据接收通道发送的计数值进行缓存,其中,每个所述数据接收通道在对所述同步脉冲完成计数后、且计数值满足预设计数范围的情况下向所述缓存单元发送计数值;所述校准单元被配置为,根据每个所述数据接收通道的计数值对相应数据接收通道的分频系数进行校准,以便所述时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新。