← 返回列表

一种碳化硅沟槽型MOSFET器件及其制备工艺

申请号: CN202410125190.3
申请人: 爱特微(张家港)半导体技术有限公司
更新日期: 2026-03-20

专利详细信息

项目 内容
专利名称 一种碳化硅沟槽型MOSFET器件及其制备工艺
专利类型 发明申请
申请号 CN202410125190.3
申请日 2024/1/30
公告号 CN117672865A
公开日 2024/3/8
IPC主分类号 H01L21/336
权利人 爱特微(张家港)半导体技术有限公司
发明人 金恩泽; 尹锺晚; 李承浩; 夏凯; 陶磊; 朱世荣
地址 江苏省苏州市张家港经济技术开发区新丰东路3号

摘要文本

本发明涉及碳化硅MOSFET器件制造领域,公开了一种碳化硅沟槽型MOSFET器件及制备工艺;S1提供具有第一表面和第二表面的半导体衬底;S2在第一表面形成外延层;S3外延层沉积第一氧化层;S4第一氧化层光刻形成凹槽;S5以凹槽为基准进行刻蚀,形成沟槽;S6去除第一氧化层;S7在外延层和沟槽中形成第二氧化层;S8采用倾斜的方式进行N型掺杂注入,在外延层中形成JFET区;S9在沟槽中沉积多晶硅;S10采用垂直的方式进行P型掺杂注入,在外延层中形成Pwell区;Pwell区覆盖部分JFET区;S11在Pwell区中离子注入并退火,形成N+源区;S12在外延层上制备源极,在第二表面形成漏极,完成制备。

专利主权项内容

1.一种碳化硅沟槽型MOSFET器件的制备工艺,其特征在于,该工艺包括如下步骤:S1、提供半导体衬底(1),且所述的半导体衬底(1)具有相对的第一表面(11)和第二表面(12);S2、在所述半导体衬底(1)的第一表面(11)上外延生长,形成外延层(2);S3、在所述外延层(2)的表面沉积第一氧化层(3);S4、对所述第一氧化层(3)进行光刻,形成若干凹槽(31);S5、以所述凹槽(31)为基准对所述外延层(2)进行刻蚀,从而在所述外延层(2)中形成若干沟槽(21);S6、去除所述外延层(2)上残余的第一氧化层(3);S7、继续氧化层的沉积,以在所述外延层(2)的表面和所述沟槽(21)中形成连续的第二氧化层(4);S8、采用相对于所述外延层(2)的表面倾斜的方式进行N型掺杂注入,以在所述第二氧化层(4)下方的外延层(2)中形成JFET区(5);S9、在所述的沟槽(21)中进行多晶硅(6)沉积并平整化;S10、采用相对于所述外延层(2)的表面垂直的方式进行P型掺杂注入,以在所述外延层(2)中形成Pwell区(7);其中:所述的Pwell区(7)覆盖掉部分JFET区(5);S11、在所述的Pwell区(7)中进行离子注入并退火,从而形成N+源区(8);S12、在所述外延层(2)上进行源极的制备,以及在所述半导体衬底(1)的第二表面(12)上形成漏极,完成MOSFET器件的制备。 () (来 自 )