← 返回列表
基于FPGA的SPI FLASH控制器及其设计方法
申请人信息
- 申请人:郑州云海信息技术有限公司
- 申请人地址:450000 河南省郑州市郑东新区心怡路278号16层1601室
- 发明人: 郑州云海信息技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 基于FPGA的SPI FLASH控制器及其设计方法 |
| 专利类型 | 发明授权 |
| 申请号 | CN201711373989.0 |
| 申请日 | 2017年12月19日 |
| 公告号 | CN108052750B |
| 公开日 | 2024年2月2日 |
| IPC主分类号 | G06F30/34 |
| 权利人 | 郑州云海信息技术有限公司 |
| 发明人 | 张贞雷 |
| 地址 | 河南省郑州市郑东新区心怡路278号16层1601室 |
摘要文本
本发明公开基于FPGA的SPI FLASH控制器及其的设计方法，涉及计算机芯片设计领域，根据SPI FLASH的指令类型软件配置标志寄存器；在FPGA中设置逻辑核心若干FIFO、状态机FSM、SPI时序产生模块；FIFO接收寄存器的值并发送给状态机，状态机根据标志寄存器的内容，决定读取对应FIFO；从FIFO读出数据转换为SPI时序，通过SPI接口输出给SPI FLASH。状态机接收SPI FLASH的读返回信息，并缓存到FIFO，等待软件读取。本发明基于FPGA逻辑设计，自主实现SPI FLASH控制器，实现方法简单, 减少了系统复杂度，不需要额外购买FPGA IP, 极大降低项目成本。
专利主权项内容
1.基于FPGA的SPI FLASH控制器，其特征在于，其结构包括：标志寄存器，通过软件配置标志寄存器flag, 用于标志SPI FLASH的指令类型；FPGA，接收并缓存软件通过APB接口发送的指令；包括的核心逻辑件为若干FIFO、一个状态机FSM、一个SPI时序产生模块；FIFO, 用于接收软件通过APB配置下来的寄存器的值；包括FLAG_FIFO：用于接收软件通过APB配置下来的当前标志寄存器的值；状态机，接收FLAG_FIFO发送的标志寄存器的值，根据标志寄存器的内容，决定读取对应FIFO；同时接收SPI FLASH的读返回信息，将读返回信息缓存到FIFO，等待软件读取；SPI时序产生模块，将FIFO读出数据依次转换为SPI时序，通过SPI接口输出给SPIFLASH。