← 返回列表
高速缓存访问方法、处理器、电子设备及存储介质
摘要文本
本发明提供一种高速缓存访问方法、处理器、电子设备及存储介质，涉及计算机技术领域，方法包括：L1 Cache在未命中访存指令的情况下，向L2 Cache发送访问请求；访问请求中包括访存指令；L2 Cache接收到访问请求后，在命中访存指令的情况下，向L1 Cache发送填充提示信号；填充提示信号用于指示填充数据的地址信息；填充数据包括L2 Cache命中访存指令的数据；L2 Cache在发送填充提示信号的n拍后，向L1 Cache发送填充数据；L1 Cache基于填充提示信号，接收填充数据；基于填充数据，执行访存指令的命中写回。本发明能够加速访存指令的写回，提高处理器性能。
申请人信息
- 申请人:北京微核芯科技有限公司
- 申请人地址:100190 北京市海淀区中关村东路66号1号楼10层1105-2
- 发明人: 北京微核芯科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 高速缓存访问方法、处理器、电子设备及存储介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311828921.2 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117472802A |
| 公开日 | 2024/1/30 |
| IPC主分类号 | G06F12/0877 |
| 权利人 | 北京微核芯科技有限公司 |
| 发明人 | 郇丹丹; 李祖松 |
| 地址 | 北京市海淀区中关村东路66号1号楼10层1105-2 |
专利主权项内容
1.一种高速缓存访问方法，其特征在于，应用于处理器，所述处理器包括一级高速缓存L1 Cache和二级高速缓存L2 Cache；所述方法包括：所述L1 Cache在未命中访存指令的情况下，向所述L2 Cache发送访问请求；所述访问请求中包括所述访存指令；所述L2 Cache接收到所述访问请求后，在命中所述访存指令的情况下，向所述L1Cache发送填充提示信号；所述填充提示信号用于指示填充数据的地址信息；所述填充数据包括所述L2 Cache命中所述访存指令的数据；所述L2 Cache在发送所述填充提示信号的n拍后，向所述L1 Cache发送填充数据；n为正整数；所述L1 Cache基于所述填充提示信号，接收所述填充数据；基于所述填充数据，执行所述访存指令的命中写回。