用于数字电路的全局真值表生成方法及装置

摘要文本

本公开涉及一种用于数字电路的全局真值表生成方法及装置。该方法包括：获取目标数字电路的对应的一个或多个布尔函数；通过所述一个或多个布尔函数生成所述目标数字电路对应的全局表达式树；确定所述全局表达式树的根节点的目标值；基于所述目标值遍历所述全局表达式树；在遍历全局表达式树的过程中基于逻辑关系推算所述全局表达式树中多个叶子节点的信号组合；通过所述多个叶子节点的信号组合生成所述目标数字电路的全局真值表。本申请涉及的用于数字电路的全局真值表生成方法及装置，能够快速准确的获取数字电路的对应的多个布尔函数的全局真值表，从而加快数字电路中布尔函数的计算效率，提高仿真速度，节约系统资源。