← 返回列表
电路芯片中数据通道的布线方法、装置、设备及介质
摘要文本
本申请提供一种电路芯片中数据通道的布线方法、装置、设备及介质，该方法通过获取集成电路芯片中的待布线的多个时序路径及多个时序路径各自对应的时序优先级；根据多个时序路径各自对应的时序优先级，确定多个时序路径各自所属的目标绕线金属层及目标绕线金属层对应的缓冲器允许设置数量；根据目标绕线金属层对应的缓冲器允许设置数量，在目标绕线金属层中的每个时序路径上对应设置多个缓冲器，确定每个时序路径上相邻的缓冲器之间互连线的布线属性信息；根据每个时序路径上相邻的缓冲器之间互连线的布线属性信息，在目标绕线金属层的每个时序路径上自动化布线，以连接每个时序路径上所有的缓冲器。可实现绕线金属层中缓冲器之间自动化布线。
申请人信息
- 申请人:北京市合芯数字科技有限公司; 合芯科技有限公司
- 申请人地址:100081 北京市海淀区中关村东路1号院7号楼7层701
- 发明人: 北京市合芯数字科技有限公司; 合芯科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 电路芯片中数据通道的布线方法、装置、设备及介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311311038.6 |
| 申请日 | 2023/10/10 |
| 公告号 | CN117454832A |
| 公开日 | 2024/1/26 |
| IPC主分类号 | G06F30/394 |
| 权利人 | 北京市合芯数字科技有限公司; 合芯科技有限公司 |
| 发明人 | 郭少锋; 何鸥; 宋颖; 王雪静 |
| 地址 | 北京市海淀区中关村东路1号院7号楼7层701; 广东省广州市黄埔区瑞吉二街45号101、301房 |
专利主权项内容
1.一种电路芯片中数据通道的布线方法，其特征在于，所述方法包括：获取集成电路芯片中的待布线的多个时序路径，以及多个所述时序路径各自对应的时序优先级；根据多个所述时序路径各自对应的时序优先级，确定多个所述时序路径各自所属的目标绕线金属层，以及所述目标绕线金属层对应的缓冲器允许设置数量；根据所述目标绕线金属层对应的缓冲器允许设置数量，在所述目标绕线金属层中的每个所述时序路径上对应设置多个缓冲器，并确定每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，其中，所述布线属性信息用于记录所述互连线的布线范围值；根据每个所述时序路径上相邻的所述缓冲器之间互连线的布线属性信息，在所述目标绕线金属层的每个所述时序路径上进行自动化布线，以连接所述目标绕线金属层中每个所述时序路径上所有的所述缓冲器。