← 返回列表

总线模块的内存管理方法、装置、电子设备和存储介质

申请号: CN202311667008.9
申请人: 摩尔线程智能科技(北京)有限责任公司
申请日期: 2023/12/6

摘要文本

本公开涉及一种总线模块的内存管理方法、装置、电子设备和存储介质。所述方法包括:响应于接收到来自于任一请求者的数据请求,且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数,从所述内存的剩余空间中,确定分配给所述数据请求的b个空间,其中,b表示所述数据请求所需的空间数,且b为大于或等于1的整数;通过链表记录所述b个空间之间的连接关系,并记录所述b个空间中的起始空间的地址;向缓存发送所述数据请求,并根据起始空间的地址和所述连接关系,将所述缓存返回的所述数据请求对应的数据写入所述b个空间。

专利详细信息

项目 内容
专利名称 总线模块的内存管理方法、装置、电子设备和存储介质
专利类型 发明申请
申请号 CN202311667008.9
申请日 2023/12/6
公告号 CN117539636A
公开日 2024/2/9
IPC主分类号 G06F9/50
权利人 摩尔线程智能科技(北京)有限责任公司
发明人 请求不公布姓名; 请求不公布姓名
地址 北京市海淀区翠微中里14号楼四层B655

专利主权项内容

1.一种总线模块的内存管理方法,其特征在于,包括:响应于接收到来自于任一请求者的数据请求,且所述数据请求所需的空间数小于或等于总线模块的内存的剩余空间数,从所述内存的剩余空间中,确定分配给所述数据请求的b个空间,其中,b表示所述数据请求所需的空间数,且b为大于或等于1的整数;通过链表记录所述b个空间之间的连接关系,并记录所述b个空间中的起始空间的地址;向缓存发送所述数据请求,并根据起始空间的地址和所述连接关系,将所述缓存返回的所述数据请求对应的数据写入所述b个空间。。数据由马 克 数 据整理