← 返回列表

半导体制备方法、半导体结构和芯片

申请号: CN202311295787.4
申请人: 北京大学
申请日期: 2023/10/8

摘要文本

本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括:在衬底上形成第一层叠结构和第二层叠结构,其中,第一层叠结构用于形成第一晶体管,第二层叠结构用于形成第二晶体管,第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层;去除第一牺牲层位于第二层叠结构和衬底之间的部分,以在第二层叠结构和衬底之间形成间隙;在间隙内形成BDI层;形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构,其中,第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极,第三外延结构构成第二晶体管的源极和/或漏极,BDI层介于第三外延结构和衬底之间。通过本申请,同时了提供BDI层以及ESD保护。 数据由马 克 数 据整理

专利详细信息

项目 内容
专利名称 半导体制备方法、半导体结构和芯片
专利类型 发明申请
申请号 CN202311295787.4
申请日 2023/10/8
公告号 CN117476640A
公开日 2024/1/30
IPC主分类号 H01L27/02
权利人 北京大学
发明人 吴恒; 张磊; 黎明; 王润声; 黄如
地址 北京市海淀区颐和园路5号

专利主权项内容

1.一种半导体制备方法,其特征在于,包括:在衬底上形成第一层叠结构和第二层叠结构,其中,所述第一层叠结构用于形成第一晶体管,所述第二层叠结构用于形成第二晶体管,所述第一层叠结构和所述第二层叠结构与所述衬底之间均形成有第一牺牲层;去除所述第一牺牲层位于所述第二层叠结构和所述衬底之间的部分,以在所述第二层叠结构和所述衬底之间形成间隙;在所述间隙内形成底部介质隔离BDI层;形成所述第一晶体管的第一外延结构和第二外延结构、以及所述第二晶体管的第三外延结构,其中,所述第一外延结构和所述第二外延结构构成所述第一晶体管的源极和/或漏极,所述第三外延结构构成所述第二晶体管的源极和/或漏极,所述BDI层介于所述第三外延结构和所述衬底之间。