← 返回列表
芯片全局布局方法及装置、电子设备、可读存储介质
摘要文本
本公开提供了一种芯片全局布局方法及装置、电子设备、可读存储介质，该方法包括：根据第一芯片的电路网表提取所述第一芯片中宏单元的电路特征，得到第一电路特征；将所述第一电路特征输入至预设芯片布局模型中，得到所述宏单元的第一布局位置；其中，所述预设芯片布局模型为基于预设电路特征训练得到的模型；基于所述第一布局位置对所述第一芯片中宏单元和标准单元的位置进行优化，得到所述第一芯片的全局布局位置。本公开提供的芯片全局布局方法及装置、电子设备、可读存储介质可以提高芯片布局的效果。
申请人信息
- 申请人:北京邮电大学
- 申请人地址:100089 北京市海淀区西土城路10号
- 发明人: 北京邮电大学
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 芯片全局布局方法及装置、电子设备、可读存储介质 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311452203.X |
| 申请日 | 2023/11/3 |
| 公告号 | CN117408216A |
| 公开日 | 2024/1/16 |
| IPC主分类号 | G06F30/392 |
| 权利人 | 北京邮电大学 |
| 发明人 | 何召锋; 方思远; 杨康; 吴聃; 黄子曦; 王一达; 李威 |
| 地址 | 北京市海淀区西土城路10号 |
专利主权项内容
1.一种芯片全局布局方法，其特征在于，包括：根据第一芯片的电路网表提取所述第一芯片中宏单元的电路特征，得到第一电路特征；将所述第一电路特征输入至预设芯片布局模型中，得到所述宏单元的第一布局位置；其中，所述预设芯片布局模型为基于预设电路特征训练得到的模型；基于所述第一布局位置对所述第一芯片中宏单元和标准单元的位置进行优化，得到所述第一芯片的全局布局位置。