基于关键值真值表的数字电路仿真方法及装置

摘要文本

本公开涉及一种基于关键值真值表的数字电路仿真方法及装置。该方法包括：获取待进行仿真的数字电路的电路信息；获取多个输入信号的信号值；基于所述电路信息获取所述数字电路对应的端口信息和运算逻辑关键值真值表；基于所述端口信息将所述多个输入信号输入到所述目标数字电路对应的端口；通过所述多个信号的信号值和所述运算逻辑关键值真值表得到所述数字电路的仿真输出结果。本申请涉及的基于关键值真值表的数字电路仿真方法及装置，能够在数字电路仿真过程中加快真值表的获取效率，简化真值表占用空间，压缩真值表大小，进而提高布尔函数的计算时间，减少系统整体仿真时间。