← 返回列表

一种基于高带宽互联技术的半导体器件

申请号: CN202311801249.8
申请人: 北京奎芯集成电路设计有限公司; 上海奎芯集成电路设计有限公司; 合肥奎芯集成电路设计有限公司
申请日期: 2023/12/26

摘要文本

本申请提供一种基于高带宽互联技术的半导体器件,包括:多个主控单元,各主控单元通过第一互连结构两两通信连接;主控单元包括SoC模块和IO模块;SoC模块包括一个SoC芯粒,IO模块包括一个底层IO芯粒及至少一个位于底层IO芯粒上方并与底层IO芯粒堆叠互联的扩展IO芯粒;对于任一目标IO芯粒,包括自身的微凸块和目标IO芯粒上方堆叠互联的全部扩展IO芯粒的微凸块;对于任一通信连接的主控单元对,主控单元对中第一和第二主控单元的扩展IO芯粒的数量是基于第一与第二主控单元的传输带宽确定的,能在增加互联带宽的同时最大限度降低Die面积,尽可能避免流片良率和晶圆利用率降低,基板成本升高的问题。

专利详细信息

项目 内容
专利名称 一种基于高带宽互联技术的半导体器件
专利类型 发明申请
申请号 CN202311801249.8
申请日 2023/12/26
公告号 CN117457619A
公开日 2024/1/26
IPC主分类号 H01L23/52
权利人 北京奎芯集成电路设计有限公司; 上海奎芯集成电路设计有限公司; 合肥奎芯集成电路设计有限公司
发明人 王晓阳; 刘付龙; 何亚军
地址 北京市海淀区中关村南大街2号数码大厦A座501室; 上海市闵行区昆阳路1508号第2幢1层106室; 安徽省合肥市高新区中国(安徽)自由贸易试验区创新大道2800号创新产业园二期G3栋C座2层

专利主权项内容

1.一种基于高带宽互联技术的半导体器件,其特征在于,包括:多个主控单元,各主控单元通过第一互连结构两两通信连接;所述主控单元包括SoC模块和IO模块;所述SoC模块包括一个SoC芯粒,所述IO模块包括一个底层IO芯粒及至少一个位于所述底层IO芯粒上方并与所述底层IO芯粒堆叠互联的扩展IO芯粒;对于任一目标IO芯粒,所述目标IO芯粒包括自身的微凸块和所述目标IO芯粒上方堆叠互联的全部扩展IO芯粒的微凸块;对于任一通信连接的主控单元对,所述主控单元对中第一主控单元和第二主控单元的扩展IO芯粒的数量是基于所述第一主控单元与第二主控单元的传输带宽确定的。