一种芯片优化的方法及系统
摘要文本
本发明公开了一种芯片优化的方法及系统,涉及芯片优化技术领域,该系统包括芯片性能分析模块、芯片优化选择模块、信号完整性分析模块、仿真测试评估模块以及对比执行模块;其技术要点为:采用不同优化方案的芯片进行模拟运行后,通过对各个优化方案下芯片的信号完整性进行分析后,实现对优化方案的初步筛选,而后将剩余的优化方案进行模拟运行,通过计算并对比各个优化方案下对应的芯片测试性能评估值Ctp,可准确、高效的得出能够保证芯片性能最佳的对应优化方案,保证了芯片优化效果,并在一定程度上提高了芯片的性能和工作效率。 (来自 专利查询网)
申请人信息
- 申请人:北京瀚骏科技有限公司
- 申请人地址:101300 北京市顺义区金关北二街3号院2号楼2层227
- 发明人: 北京瀚骏科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种芯片优化的方法及系统 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311651332.1 |
| 申请日 | 2023/12/5 |
| 公告号 | CN117592410A |
| 公开日 | 2024/2/23 |
| IPC主分类号 | G06F30/337 |
| 权利人 | 北京瀚骏科技有限公司 |
| 发明人 | 苏子健 |
| 地址 | 北京市顺义区金关北二街3号院2号楼2层227 |
专利主权项内容
1.一种芯片优化系统,其特征在于,该系统包括:芯片性能分析模块,获取芯片的关键指标数据;芯片优化选择模块,获取芯片的优化策略,且优化策略包括布尔逻辑优化、状态机优化以及数据通路优化,布尔逻辑优化采用的技术包括布尔代数化简、逻辑等式的转化、逻辑门的合并和分解;状态机优化采用的技术包括状态合并、状态编码和状态转移优化;数据通路优化采用的技术包括寄存器分配和调度、数据路径宽度优化,并选择各有优化策略中的任一优化技术进行组合,获取若干待运行的优化方案;信号完整性分析模块,对采用不同优化方案的芯片进行模拟运行,并对各个优化方案下芯片的信号完整性进行分析,依据分析结果,判定信号在各个优化方案对应的芯片中是否正常传输,并提取正常传输的优化方案;仿真测试评估模块,在相同的环境下,依次运行各个正常传输的优化方案,并在相同时刻下监测芯片在不同优化方案下对应的运行数据,依据经过预处理后的运行数据和关键指标数据,搭建数据分析模型,计算不同优化方案下的芯片测试性能评估值Ctp;对比执行模块,将不同优化方案下的芯片测试性能评估值Ctp进行对比,对各个芯片测试性能评估值Ctp按照从大到小进行排序,提取并执行排序第一的芯片测试性能评估值Ctp所对应的优化方案。