← 返回列表

一种SGTMOS器件及其制备方法、芯片

申请号: CN202311811232.0
申请人: 天狼芯半导体(成都)有限公司
申请日期: 2023/12/27

摘要文本

本申请属于功率器件技术领域,提供了一种SGTMOS器件及其制备方法、芯片,其中,漏极层、N型衬底层以及N型漂移层层叠设置,且N型漂移层设置为凹形结构,通过在N型漂移层的凹槽底部形成P型重掺杂层,并在其两侧分别形成第一N型掺杂区和第二N型掺杂区,屏蔽栅多晶硅层形成于N型漂移层的凹槽内,且与第一N型掺杂区、第二N型掺杂区之间由栅极介质层隔离,同时在N型漂移层的两侧部上方分别形成第一P阱和第二P阱,在栅极导电多晶硅层被施加电压时,可以去除屏蔽栅下方圆角位置的峰值电场,提升器件的击穿电压,并通过N型掺杂区的引入减小耗尽区的宽度,达到减小导通电阻、提升器件的性能的目的。

专利详细信息

项目 内容
专利名称 一种SGTMOS器件及其制备方法、芯片
专利类型 发明申请
申请号 CN202311811232.0
申请日 2023/12/27
公告号 CN117497567A
公开日 2024/2/2
IPC主分类号 H01L29/06
权利人 天狼芯半导体(成都)有限公司
发明人 景俊豪
地址 四川省成都市中国(四川)自由贸易试验区成都市高新区吉泰五路88号3栋42楼1号

专利主权项内容

1.一种SGTMOS器件,其特征在于,所述SGTMOS器件包括:漏极层、N型衬底层、N型漂移层、P型重掺杂层、第一N型掺杂区、第二N型掺杂区、屏蔽栅多晶硅层、栅极导电多晶硅层、第一P阱、第二P阱、第一N型源区、第二N型源区、第一源极层、第二源极层、栅极层、栅极介质层;所述漏极层、所述N型衬底层以及所述N型漂移层层叠设置,且所述N型漂移层为凹形结构,所述P型重掺杂层形成于所述N型漂移层的凹槽底部,所述第一N型掺杂区和所述第二N型掺杂区分别形成于所述N型漂移层的凹槽两侧壁;所述屏蔽栅多晶硅层形成于所述N型漂移层的凹槽内,且与所述第一N型掺杂区、所述第二N型掺杂区之间由所述栅极介质层隔离;所述第一P阱和所述第二P阱分别设于所述N型漂移层的两侧部上方,所述第一N型源区、所述第二N型源区分别设于所述第一P阱和所述第二P阱上;所述栅极导电多晶硅层形成于所述屏蔽栅多晶硅层上方,且与所述屏蔽栅多晶硅层、所述第一P阱、所述第二P阱、所述第一N型源区、所述第二N型源区之间由所述栅极介质层隔离;所述第一源极层和所述第二源极层分别通过所述第一N型源区、所述第二N型源区上的通孔与所述第一P阱、所述第二P阱接触,所述栅极层与所述栅极导电多晶硅层接触。