← 返回列表

一种应用于转换器芯片的时钟同步系统及方法

申请号: CN202311512910.3
申请人: 成都民芯科技有限公司
申请日期: 2023/11/13

摘要文本

本发明属于电子器件领域,公开了一种应用于转换器芯片的时钟同步系统及方法,包括分频器、同步信号相位检测模块、带隙电压自测试信号模块、失配自校正算法逻辑模块、若干同步相位调节模块以及若干延时失配校正模块;同步信号相位检测模块与分频器和若干同步相位调节模块均连接,若干延时失配校正模块一端一一对应连接各同步相位调节模块,另一端一一对应连接转换器芯片的各模数转换器;失配自校正算法逻辑模块与若干延时失配校正模块以及各模数转换器均连接;带隙电压自测试信号模块与各模数转换器均连接。极大的提高多芯片同步收敛速度,增强了多芯片同步的一致性,降低多芯片同步的难度。

专利详细信息

项目 内容
专利名称 一种应用于转换器芯片的时钟同步系统及方法
专利类型 发明申请
申请号 CN202311512910.3
申请日 2023/11/13
公告号 CN117492514A
公开日 2024/2/2
IPC主分类号 G06F1/12
权利人 成都民芯科技有限公司
发明人 杜金苹; 孙权; 黄正波; 罗建; 王金富; 李楠楠; 张韩瑞; 姚天照
地址 四川省成都市中国(四川)自由贸易试验区成都高新区天府大道北段869号1栋1单元11楼1102号、1103号

专利主权项内容

1.一种应用于转换器芯片的时钟同步系统,其特征在于,包括分频器、同步信号相位检测模块、带隙电压自测试信号模块、失配自校正算法逻辑模块、若干同步相位调节模块以及若干延时失配校正模块;同步信号相位检测模块与分频器和若干同步相位调节模块均连接,若干延时失配校正模块一端一一对应连接各同步相位调节模块,另一端一一对应连接转换器芯片的各模数转换器;失配自校正算法逻辑模块与若干延时失配校正模块以及各模数转换器均连接;带隙电压自测试信号模块与各模数转换器均连接;分频器用于接收外部时钟并进行分频,得到偶数路分频时钟;同步信号相位检测模块用于接收同步基准脉冲信号,并通过偶数路分频时钟对同步基准脉冲信号进行采样,得到同步相位调整信息;同步相位调节模块用于根据同步相位调整信息调节转换器芯片的工作时钟;带隙电压自测试信号模块用于发送带隙电压自测试信号至各模数转换器;失配自校正算法逻辑模块用于接收各模数转换器各通道的转换结果,并根据各模数转换器各通道的转换结果,得到各模数转换器各通道的时延;延时失配校正模块用于根据模数转换器各通道的时延,同步模数转换器各通道的工作时钟。。来自马克数据网