← 返回列表
一种高速时钟占空比校准方法和电路
摘要文本
本发明提供了一种高速时钟占空比校准方法和电路，该方法包括：将差分高速时钟输入延时链，基于所述差分高速时钟产生延时粗调差分时钟。将所述延时粗调差分时钟在相位插值器中进行合成，得到延时细调差分时钟。利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，以调节所述输出时钟的占空比。本发明的技术方案实现了高速、高精度和宽范围的时钟占空比校准。
申请人信息
- 申请人:无锡众星微系统技术有限公司
- 申请人地址:214000 江苏省无锡市新吴区菱湖大道111号软件园天鹅座C座6层
- 发明人: 无锡众星微系统技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种高速时钟占空比校准方法和电路 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311843980.7 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117762192A |
| 公开日 | 2024/3/26 |
| IPC主分类号 | G06F1/04 |
| 权利人 | 无锡众星微系统技术有限公司 |
| 发明人 | 李凯; 刘志惠; 万鸿; 刘磊; 刘少华; 覃仕成 |
| 地址 | 江苏省无锡市新吴区菱湖大道111号软件园天鹅座C座6层 |
专利主权项内容
1.一种高速时钟占空比校准方法，其特征在于，包括：将差分高速时钟输入延时链，基于所述差分高速时钟产生延时粗调差分时钟；将所述延时粗调差分时钟在相位插值器中进行合成，得到延时细调差分时钟；利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，以调节所述输出时钟的占空比。