一种复位电路的设计方法

摘要文本

本发明涉及集成电路设计技术领域，具体公开了一种复位电路，包括异步复位同步释放电路figure‑1、复位同步单元figure‑1.1、延时电路figure‑2以及门控电路Gatecellfigure‑3，所述异步复位同步释放电路figure‑1实现异步复位同步释放和复位同步单元figure‑1.1对figure‑1的输出做打拍处理，将其按需求延时释放，所述延时电路figure‑2由若干个移位寄存器构成，所述门控电路Gatecellfigure‑3为由latch构成的门控，latch后的时钟使能信号和系统clk_in相与作为整个电路的clk_out输出。该复位电路的设计方法，通过将复位电路的两个输出clk_out和reset_sync必须联用作为IP模块的复位和时钟输入，这样确保了模块在工作时，复位是完全释放了的，这样保证了模块的可靠性，而通过参数配置来释放复位，在芯片内各个模块间的释放顺序也可以确定。