← 返回列表

基于ZYNQ的多通道DAC脉冲输出控制系统及方法

申请号: CN202311742720.0
申请人: 苏州元脑智能科技有限公司
申请日期: 2023/12/18

摘要文本

本申请公开了一种基于ZYNQ的多通道DAC脉冲输出控制系统及方法,涉及计算机的技术领域,包括存储模块,存储模块用于存储DAC芯片的待输出脉冲波形数据以及DAC配置信息;与存储模块连接的DAC配置模块,DAC配置模块用于根据DAC配置信息配置DAC通道并输出脉冲信号;与DAC配置模块连接的相位控制模块,相位控制模块用于通过ZYNQ的高频信号管脚采集所述测试脉冲信号的脉冲回环信号,DAC配置模块根据延时参数配置待输出脉冲延时值,配置完成后输出脉冲信号。本申请通道的DAC脉冲输出的控制,输出的DAC相位稳定可靠性高,并且能够实现多个通道间DAC相位的自动控制。 微信公众号马克 数据网

专利详细信息

项目 内容
专利名称 基于ZYNQ的多通道DAC脉冲输出控制系统及方法
专利类型 发明授权
申请号 CN202311742720.0
申请日 2023/12/18
公告号 CN117424599B
公开日 2024/3/12
IPC主分类号 H03M1/82
权利人 苏州元脑智能科技有限公司
发明人 邢宗岐; 牛少平; 袁涛
地址 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢

专利主权项内容

1.一种基于ZYNQ的多通道DAC脉冲输出控制系统,其特征在于,所述系统包括:存储模块,存储模块用于存储DAC芯片的待输出脉冲波形数据以及DAC配置信息,其中所述DAC配置信息包括DAC芯片的寄存器信息;与所述存储模块连接的DAC配置模块,所述DAC配置模块用于根据所述DAC配置信息初始化所述DAC芯片,并控制所述DAC芯片根据所述待输出脉冲波形数据输出测试脉冲信号;与所述DAC配置模块连接的相位控制模块,所述相位控制模块用于通过ZYNQ的高频信号管脚采集所述测试脉冲信号对应的脉冲回环信号,并计算得到延时参数;所述DAC配置模块根据所述延时参数配置待输出脉冲延时值,并控制所述DAC芯片输出脉冲信号;所述相位控制模块还用于:响应于接收启动控制信号,获取所述DAC配置信息,并根据所述DAC配置信息使能/禁能DAC通道;所述相位控制模块用于通过ZYNQ的高频信号管脚采集所述测试脉冲信号对应的脉冲回环信号,具体包括:在每个通道内均设置计数器,并在将所述DAC芯片设置为外部自环模式时为计时起点;将所有通道的所述脉冲回环信号回环至所述ZYNQ高频信号管脚,并使用高速时钟信号进行采样;通过设置使能通道的计数器在所述脉冲信号为0时进行累加,并在所述计数器的数值为1时停止,获取所有计数器计时数值得到参考值集合;获取所述参考值集合中的最小值;通过将所述参考值集合中的每个数值分别减去最小值,得到延时参数值集合。