← 返回列表
一种FPGA芯片的EDA前端工具集成设计方法及装置
摘要文本
本发明涉及电子设计自动化技术领域，公开了一种FPGA芯片的EDA前端工具集成设计方法及装置，本发明将函数代码文件和第一网表文件输入开源形式工具和开源仿真工具进行一次等价验证，在一次等价验证通过后，并对第一网表文件进行解析，再将第一网表文件和第二网表文件输入开源形式工具进行二次等价验证，无需基于三方厂家工具或开源工具进行定制化设计前端工具，可以降低前端工具的定制设计成本和设计周期，前端工具无论是从成熟厂家还是开源库获取最初都存在适配问题。并且，采用开源形式验证工具和开源仿真工具具有成熟的平台，其成本低，且针对于不同的前端工具设计并没有适配的需求。 （来 自 专利查询网）
申请人信息
- 申请人:苏州异格技术有限公司
- 申请人地址:215000 江苏省苏州市工业园区人工智能产业园金鸡湖大道88号G3栋18楼
- 发明人: 苏州异格技术有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种FPGA芯片的EDA前端工具集成设计方法及装置 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311573238.9 |
| 申请日 | 2023/11/23 |
| 公告号 | CN117521573A |
| 公开日 | 2024/2/6 |
| IPC主分类号 | G06F30/3323 |
| 权利人 | 苏州异格技术有限公司 |
| 发明人 | 请求不公布姓名 |
| 地址 | 江苏省苏州市工业园区人工智能产业园金鸡湖大道88号G3栋18楼 |
专利主权项内容
微信公众号马克 数据网 。1.一种FPGA芯片的EDA前端工具集成设计方法，其特征在于，所述方法包括：获取用户设计的函数代码文件；将所述函数代码文件输入厂家工具或开源工具，输出第一网表文件；将所述函数代码文件和所述第一网表文件输入开源形式工具和开源仿真工具进行一次等价验证，并输出一次等价验证结果；对所述第一网表文件进行解析映射得到第二网表文件；将所述第一网表文件和所述第二网表文件输入所述开源形式工具进行二次等价验证，并输出二次等价验证结果。