读写分离的多端口存储单元结构及版图结构

专利主权项内容

1.一种读写分离的多端口存储单元结构，其特征在于，适用于读写端口总数不低于2的半导体存储器件；所述存储器件的存储阵列中包括并列排布的若干存储单元，和连接各所述存储单元的读写控制电路；其中，单个所述存储单元中，包括：读取区，其布设有与读取端口一一对应的M个读取子单元；于各所述读取子单元中布设有第一端口电路，用于将所述存储单元中的数据读取至对应的所述读取端口；写入区，其布设有锁存子单元和与写入端口一一对应的N写入子单元；于所述写入子单元中布设有第二端口电路，用于将对应端口输入的数据存储至所述存储单元中；所述锁存子单元包括锁存电路，所述锁存电路分别连接各所述第一端口电路和各所述第二端口电路，使该锁存电路共用于各所述写入子单元和各所述读取子单元；其中，M为半导体元器件的读取端口数，N为半导体元器件的写入端口数；所述读写控制电路包括读取控制电路和写入控制电路；所述读取控制电路连接各读取子单元中的第一端口电路，用于通过各第一端口电路，读取所述存储单元中存储的数据；所述写入控制电路连接各所述写入子单元中的第二端口电路，用于通过各第二端口电路，向所述存储单元写入数据。