← 返回列表

版图的布局方法、装置和集成电路版图结构

申请号: CN202311753967.2
申请人: 合芯科技(苏州)有限公司; 合芯科技有限公司
申请日期: 2023/12/19

摘要文本

本申请涉及一种版图的布局方法、装置和集成电路版图结构。所述方法包括:分别获取第一晶体管单元的第一版图以及第二晶体管单元的第二版图,然后去除第一版图中第一目标晶体管的第一导电限位线,以及去除第二版图中第二目标晶体管的第二导电限位线,并将第一目标晶体管的目标极与第二目标晶体管的目标极重叠设置。本申请能够通过对最底层的多个晶体管进行拼接,实现多个晶体管之间的源源、漏漏和源漏共用,并且将连接信号端如电源端、接地端的源漏极设于与导电限位线相邻的位置,从而能够对次底层的多个晶体管单元进行拼接,实现多个晶体管单元中连接同一信号端的源漏极的共用,减小了版图面积。

专利详细信息

项目 内容
专利名称 版图的布局方法、装置和集成电路版图结构
专利类型 发明申请
申请号 CN202311753967.2
申请日 2023/12/19
公告号 CN117709283A
公开日 2024/3/15
IPC主分类号 G06F30/392
权利人 合芯科技(苏州)有限公司; 合芯科技有限公司
发明人 胡冬冬; 甘赟雲; 朱洋洋; 李杨
地址 江苏省苏州市苏州高新区科技城学森路9号; 广东省广州市黄埔区瑞吉二街45号101、301房

专利主权项内容

1.一种版图的布局方法,其特征在于,所述方法包括:分别获取第一晶体管单元的第一版图以及第二晶体管单元的第二版图;其中,所述第一晶体管单元包括至少一个第一晶体管,所述第二晶体管单元包括至少一个第二晶体管,各所述晶体管的版图包括沿第一方向排布的栅极、位于所述栅极两侧的源极、漏极,以及分别位于所述源极外侧、所述漏极外侧的两个导电限位线;去除所述第一版图中第一目标晶体管的第一导电限位线,以及去除所述第二版图中第二目标晶体管的第二导电限位线;其中,所述第一导电限位线与所述第一目标晶体管的目标极相邻设置,所述第二导电限位线与所述第二目标晶体管的目标极相邻设置,所述目标极为所述源极和所述漏极之一;将所述第一版图中所述第一目标晶体管的目标极与所述第二版图中所述第二目标晶体管的目标极重叠设置。