← 返回列表

基于机器学习的SRAM位单元的优化设计方法、装置、介质及终端

申请号: CN202311515098.X
申请人: 合芯科技(苏州)有限公司; 合芯科技有限公司
申请日期: 2023/11/14

摘要文本

本申请提供基于机器学习的SRAM位单元的优化设计方法、装置、终端及介质,通过采集SRAM位单元真实参数,并对SRAM位单元中的多种参数进行排列组合并进行仿真的方法获得性能参数。基于SRAM位单元的真实参数和性能参数构建尺寸预测模型,以实现对SRAM位单元尺寸的预测。通过自动化流程降低了人为调参过程出现误差的可能性,并且提高了设计的可靠性和一致性,为SRAM位单元设计提供了高效、准确的设计工具,从而大幅降低了设计的时间成本、人力成本和经济成本,加速了SRAM位单元的开发过程,同时提高了SRAM位单元设计的灵活性。

专利详细信息

项目 内容
专利名称 基于机器学习的SRAM位单元的优化设计方法、装置、介质及终端
专利类型 发明申请
申请号 CN202311515098.X
申请日 2023/11/14
公告号 CN117494651A
公开日 2024/2/2
IPC主分类号 G06F30/398
权利人 合芯科技(苏州)有限公司; 合芯科技有限公司
发明人 马苜梓; 顾昌山; 马亚奇; 刘洋; 郑君华
地址 江苏省苏州市苏州高新区科技城学森路9号; 广东省广州市黄埔区瑞吉二街45号101、301房

专利主权项内容

1.一种基于机器学习的SRAM位单元的优化设计方法,其特征在于,包括:采集工艺节点的SRAM位单元参数集;将所述SRAM位单元参数集输入至仿真软件中进行仿真,以生成性能指标集;基于机器学习算法,通过所述性能指标集和SRAM位单元参数集构建参数预测模型;将待设计SRAM位单元的预期性能集输入至所述参数预测模型中,以输出得到待设计SRAM位单元的优化参数集。