← 返回列表
一种基于第三代半导体的集成器件及其制作方法
摘要文本
本发明提供了一种基于第三代半导体的集成器件及其制作方法，所述集成器件至少包括SiC衬底、缓冲层、GaN薄膜层、压电材料层；SiC衬底包括叠设在第一SiC衬底上的第一缓冲层以及叠设在第二SiC衬底上的第二缓冲层；GaN薄膜层至少包括叠设在第一缓冲层上的第一GaN薄膜层和叠设在第二缓冲层上的第二GaN薄膜层；层叠设置的第一SiC衬底、第一缓冲层、第一GaN薄膜层以及压电材料层用于形成压电多层膜，压电多层膜用于形成SAW滤波器；采用本发明技术方案制备的集成器件结构简单，且大大地降低了加工成本，可优化SAW滤波器的性能，大幅提升了SAW的使用频率，改善了SAW滤波器的机电耦合系数。
申请人信息
- 申请人:苏州达波新材科技有限公司
- 申请人地址:215000 江苏省苏州市苏州工业园区金鸡湖大道99号苏州纳米城东北区38幢3-6室
- 发明人: 苏州达波新材科技有限公司
专利详细信息
| 项目 | 内容 |
|---|---|
| 专利名称 | 一种基于第三代半导体的集成器件及其制作方法 |
| 专利类型 | 发明申请 |
| 申请号 | CN202311835589.2 |
| 申请日 | 2023/12/28 |
| 公告号 | CN117580438A |
| 公开日 | 2024/2/20 |
| IPC主分类号 | H10N39/00 |
| 权利人 | 苏州达波新材科技有限公司 |
| 发明人 | 潘峰; 苏荣宣; 王瑞; 钱梦萱 |
| 地址 | 江苏省苏州市苏州工业园区金鸡湖大道99号苏州纳米城东北区38幢3-6室 |
专利主权项内容
1.一种基于第三代半导体的集成器件，其特征在于，所述集成器件至少包括：SiC衬底，包括沿指定方向排布的第一SiC衬底与第二SiC衬底；缓冲层，包括叠设在所述第一SiC衬底上的第一缓冲层以及叠设在所述第二SiC衬底上的第二缓冲层；GaN薄膜层，包括叠设在所述第一缓冲层上的第一GaN薄膜层和叠设在所述第二缓冲层上的第二GaN薄膜层；所述第一GaN薄膜层设置于所述第一缓冲层上，所述第二GaN薄膜层设置于所述第二缓冲层上；压电材料层，叠设在所述第一GaN薄膜层上；其中，层叠设置的所述第一SiC衬底、所述第一缓冲层、所述第一GaN薄膜层以及所述压电材料层用于形成压电多层膜，所述压电多层膜用于形成SAW滤波器。